ライト レベリング - 1.0 日本語

Versal ACAP Programmable Network on Chip and Integrated Memory Controller v1.0 LogiCORE IP 製品ガイド (PG313)

Document ID
PG313
Release Date
2021-04-08
Version
1.0 日本語
各 DQS を調整し、CK に揃えます。メモリはリード レベリング キャリブレーション モードになり、返される DQ 値はメモリで DQS によってサンプルされる CK と同じになります。次に、DQS を調整してメモリ側の CK に揃えます。

これは、次の手順で実行します。

  1. コース タップを増やして DQ の安定 1 を検出します。
  2. コース タップを減らして安定 0 を検出します。
  3. ファイン タップを使用してノイズ領域の中央に揃えます。

レジスタ名 数量 説明
Fx_WRLVL_CRSE_STG1 ランクおよびバイト 安定 1 を検出後のコース タップ設定
Fx_WRLVL_OFFSET ランクおよびバイト 90° オフセットのファイン タップ数
Fx_WRLVL_CRSE_FINAL ランクおよびバイト 安定 0 のコース タップ数
Fx_WRLVL_NOISE_FCRSE ランクおよびバイト 有効 (Valid) からノイズまでの出力遅延値
Fx_WRLVL_FINE_LEFT ランクおよびバイト ノイズ ウィンドウ左側のファイン タップ設定
Fx_WRLVL_FINE_RIGHT ランクおよびバイト ノイズ ウィンドウ右側のファイン タップ設定
Fx_WRLVL_FINE_FINAL ランクおよびバイト 最終的なファイン タップ設定