ランダム アクセス - 1.0 日本語

Versal ACAP Programmable Network on Chip and Integrated Memory Controller v1.0 LogiCORE IP 製品ガイド (PG313)

Document ID
PG313
Release Date
2021-04-08
Version
1.0 日本語

前述のとおり、DRAM の基本アクセス単位 (通常 64 バイト) を超えるシステム トランザクションは、個々の DRAM コマンドにチョッピングされます。ランダム アクセスでトランザクション サイズが DRAM の基本アクセス単位と同じ場合は、特に有利なアドレス マップ方式はありません。DRAM コントローラーは、ページ アクセスのオーバーヘッドがなるべく隠蔽されるようにトランザクションの順番を変更します。効率は、約 40% と見込まれます。

これよりも長いトランザクションでは、コマンド間で短期的なリニア アクセスが発生するため、シングルスレッドのリニア アクセスの場合と同様のアドレス マップが有利です。次に、128 バイト トランザクションの結果を示します。
表 1. ランダム トラフィックのアドレス マップ
マップ名 効率 マップ方式
16R-2B-1BG-7C-1BG-3C 78% バンク グループを最適化した行/バンク/列
16R-2B-2BG-10C 63% 単純な行/バンク/列

「ランダム ブロック」アクセスは、ランダム アクセスを一般化したものです。ランダム アドレスを選択すると、ブロック全体がリニアに読み出されます。たとえば、断片化が大量に発生している仮想アドレス システムにおいて、ブロック サイズがアドレス変換テーブルと同じ場合、仮想ドメインでリニアにアクセスしても、物理ドメインではランダム ブロック アクセスのように見えることがあります。