設計プロセス別のコンテンツ ガイド - 1.0 日本語

Versal ACAP Programmable Network on Chip and Integrated Memory Controller v1.0 LogiCORE IP 製品ガイド (PG313)

Document ID
PG313
Release Date
2021-04-08
Version
1.0 日本語

ザイリンクスの資料は、開発タスクに関連する内容を見つけやすいように、標準設計プロセスに基づいて構成されています。 Versal™ ACAP デザイン プロセスのデザイン ハブは、ザイリンクス ウェブサイトからアクセスできます。この資料では、次の設計プロセスについて説明します。

システム/ソリューション プランニング
システム レベルのコンポーネント、パフォーマンス、I/O、およびデータ転送要件を特定します。ソリューションの PS、PL、および AI エンジン へのアプリケーション マップも含まれます。 この設計プロセスに該当するトピックは、次のとおりです。
エンベデッド ソフトウェア開発
ハードウェア プラットフォームからソフトウェア プラットフォームを作成し、エンベデッド CPU を使用してアプリケーションを開発します。XRT および Graph API も含まれます。 この設計プロセスに該当するトピックは、次のとおりです。
ハードウェア、IP、プラットフォーム開発
ハードウェア プラットフォーム用の PL IP ブロックの作成、PL カーネルの作成、論理シミュレーション、および Vivado® タイミング、リソース使用、消費電力クロージャの評価を実行します。システム統合用のハードウェア プラットフォームの開発も含まれます。 この設計プロセスに該当するトピックは、次のとおりです。
ボード システム設計
回路図およびボード レイアウトを使用して PCB を設計します。消費電力、熱、およびシグナル インテグリティに関する考慮事項も含まれます。 この設計プロセスに該当するトピックは、次のとおりです。
チュートリアル
次のチュートリアルは、ネットワーク オン チップ (NoC) と DDR メモリのデザインと最適化に関するガイダンスを提供します。