Advanced IO Wizard を作成および構成する - 1.0 日本語

次に、12 ビットの DDR ソース同期受信インターフェイスの Advanced IO Wizard IP を作成して構成します。

1. ブロック デザイン キャンバスで Add IP をクリックします。
2. ポップアップ ボックスで Advanced IO Wizard を検索して、結果の Advanced IO Wizard をダブルクリックしてキャンバスに追加します。
   
3. キャンバスで、Advanced IO Wizard IP をダブルクリックして、IP を構成するステップへ進みます。
   1. [Basic] タブの [Clocking] で次を設定します。
      • [Interface Speed]: 600.00
      • [PLL Input Clock Frequency]: 300.00
   2. [Advanced] タブの [IO Standard Selection] で次を設定します。
      • [Single IO Std]: SSTL12
   3. [Pin Configuration] タブで、次のように受信インターフェイスを指定します。
      • [Pin Direction]: RX
      • [IO Type]: Single-ended
      • [Signal Type]: Data
      • Enable Strobe: クリックして有効化
      • [Strobe/RdClk Name]: strbClk
      • [Signal Name]: dataIn
      • [Number of Data Channels]: 12
      
   4. このチュートリアルでは、[IO Timing Estimation] タブの説明を省略します。

受信インターフェイスの作成および構成に使用する Tcl コマンドは、次のとおりです。

create_bd_cell -type ip -vlnv xilinx.com:ip:advanced_io_wizard:1.0 \
                              advanced_io_wizard_0

set_property -dict [list CONFIG.DATA_SPEED {600.00} \
                         CONFIG.INPUT_CLK_FREQ {300.000} \
                         CONFIG.BIT_PERIOD {1667}] \
                         [get_bd_cells advanced_io_wizard_0]

set_property -dict [list CONFIG.DIFF_IO_STD {NONE} \
                         CONFIG.SINGLE_IO_STD {SSTL12}] \
                         [get_bd_cells advanced_io_wizard_0]

set_property -dict [list CONFIG.BUS0_NUM_PINS {12} \
                         CONFIG.BUS0_STROBE_NAME {strbClk} \
                         CONFIG.BUS0_SIG_NAME {dataIn}] \
                         [get_bd_cells advanced_io_wizard_0]