Versal アーキテクチャ IP は、事前に構築済みのテストベンチを使用して、ユーザー デザインのインターフェイス接続用に PHY を定義しています。この IP は、ピン配置が変更されたときにザイリンクス デバイスの物理層 (PHY) インターコネクトのみ変更が必要になるように構成されています。PHY のインプリメンテーションは I/O の割り当てに基づくため、I/O が配置されて有効になってからインプリメンテーションを実行します。合成後に I/O プランニングを実行できるようにするため、PHY のインプリメンテーションは opt_design
コマンドのインプリメンテーションの一部として実行されるようになりました。
注記: すべての IO にデフォルトの LOC を生成するには、合成済みデザインで
xphy::generate_constraints
コマンドを使用して、インプリメンテーション フローを実行します。