Vivado IDE での Versal アーキテクチャ IP の I/O プランニング - 1.0 日本語

Advanced IO Wizard v1.0 LogiCORE IP 製品ガイド (PG320)

Document ID
PG320
Release Date
2022-04-21
Version
1.0 日本語
I/O プランニングにエラボレート済みのデザインを使用する場合は、次のように適切なエラボレーション オプションを設定してから、デザインを開く必要があります。
  1. Vivado® IDE で、FlowElaboration Settings をクリックします。
  2. [Project Settings] ダイアログ ボックスで、Netlist modelLoad constraints をオンにします。
注記: ネットリスト モデルをロードすることで、エラボレート済みのデザインは、指定した I/O プロパティ (IOSTANDARD や OUTPUT_IMPEDANCE など) を持つ合成済み IP を読み込むことができます。ブラック ボックス モデルを使用する場合は、エラボレート済みのデザインで I/O プランニングを実行できません。
xdc ファイルを生成する方法は 2 つあります。このファイルには、デフォルトの IO 配置とそれぞれの IO 規格が含まれます。
  1. サンプル デザイン
  2. IP コアの最上位ラッパーを作成し、Tcl コンソールで xphy::generate_constraints を実行して制約を生成します。

エラボレート済みのデザインを開く前に、上記のいずれかの手順が必要です。

図 1. エラボレーション オプションの設定