アドバンスド ビット モードでは、XPHY の属性を XPHY レベルでユーザーがオーバーライドできます。現在、Advanced IO Wizard には高レベルのインターフェイスを定義するための GUI オプションがあり、これらが XPHY の属性に変換されます。XPHY の属性の詳細は、AM010 を参照してください。
上級ユーザー向けに、GUI には表示されない属性の設定を変更できるメカニズムを用意しています。これらの属性は、Tcl でのアクセスに応じてニブルまたはビット レベルでオーバーライドできます。
XPHY の属性 | BUS<<n>>_XPHY_ATTR の構文 | デフォルト値 | Tcl 経由で属性に直接アクセス |
---|---|---|---|
CRSE_DLY_EN
|
CRSEDLYEN_<<value>> | FALSE | ニブル |
CASCADE_<0-5>
|
CASCADE_<<value>> | FALSE | ビット |
CONTINUOUS_DQS
|
CONTINUOUSDQS_<<value>> | FALSE | ニブル |
DELAY_VALUE_<0-5>
|
DELAYVALUE_<<value>> | 0 | ビット |
DIS_IDLY_VT_TRACK
|
DISIDLYVTTRACK_<<value>> | FALSE | ニブル |
DIS_ODLY_VT_TRACK
|
DISODLYVTTRACK_<<value>> | FALSE | ニブル |
DIS_QDLY_VT_TRACK
|
DISQDLYVTTRACK_<<value>> | FALSE | ニブル |
DQS_MODE
|
DQSMODE_<<value>> | DDR41TCK | ニブル |
EN_DYN_DLY_MODE
|
ENDYNDLYMODE_<<value>> | FALSE | ニブル |
FAST_CK
|
FASTCK_<<value>> | FALSE | ニブル |
FIFO_MODE_<0-5>
|
FIFOMODE_<<value>> | ASYNC | ビット |
IBUF_DIS_SRC_<0-5>
|
IBUFDISSRC_<<value>> | EXTERNAL | ビット |
INV_RXCLK
|
INVRXCLK_<<value>> | FALSE | ニブル |
LP4_DQS
|
LP4DQS_<<value>> | FALSE | ニブル |
ODELAY_BYPASS_<0-5>
|
ODELAYBYPASS_<<value>> | FALSE | ビット |
ODT_SRC_<0-5>
|
ODTSRC_<<value>> | FALSE | ビット |
REFCLK_FREQUENCY
|
REFCLKFREQ_<<value>> | 1600 に初期化 | インターフェイス |
RX_CLK_PHASE_N
|
RXCLKPHASEN_<<value>> | SHIFT0 | ビット |
RX_CLK_PHASE_P
|
RXCLKPHASEP_<<value>> | SHIFT0 | ビット |
RX_DATA_WIDTH
|
RXDATAWIDTH_<<value>> | 8 | ニブル |
RX_GATING
|
RXGATING_<<value>> | DISABLE | ニブル |
SELF_CALIBRATE
|
SELFCALIBRATE_<<value>> | DISABLE | ニブル |
SERIAL_MODE
|
SERIALMODE_<<value>> | FALSE | ニブル |
TBYTE_CTL0–5
|
TBYTECTL_<<value>> | T | ビット |
TXRX_LOOPBACK_<0-5>
|
TXRXLOOPBACK_<<value>> | FALSE | ビット |
TX_DATA_WIDTH
|
TXDATAWIDTH_<<value>> | 8 | ニブル |
TX_GATING
|
TXGATING_<<value>> | DISABLE | ニブル |
TX_INIT_<0-5>
|
TXINIT_<<value>> | 0 | ビット |
PRIME_VAL
|
PRIMEVAL_<<value>> | 0 | ニブル |
TX_OUTPUT_PHASE_90_<0-5>
|
TXOUTPUTPHASE90_<<value>> | FALSE | ビット |
TX_OUTPUT_PHASE_90_TRI
|
TXOUTPUTPHASE90TRI_<<value>> | FALSE | ニブル |
- XPHY の属性を変更する場合の Tcl コンソール入力例
-
- set_property -dict [list CONFIG.BUS0_XPHY_ATTR {FIFOMODE_0_SYNC, FIFOMODE_1_SYNC}] [get_ips advanced_io_wizard_0]
ピン/ビット レベルの変更の場合。
- set_property -dict [list CONFIG.BUS0_XPHY_ATTR {FIFOMODE_0_SYNC, FIFOMODE_1_SYNC , FIFOMODE_BYPASS}] [get_ips advanced_io_wizard_0]
ブロードキャスト (ニブル レベル) とビット/ピン レベルの属性値の両方を与えた場合、ビット/ピン レベルの値よりもブロードキャストの方が優先されます。
- ストローブが存在する場合は、Tcl コンソールから S0 がビット/ピン レベルで FIFOMODE_S0_SYNC として渡されます。BIDIR モードで書き込みクロックが存在する場合は、Tcl コンソールから W0 が FIFOMODE_W0_SYNC として渡されます。これらの値が渡された後、データ ピンは常に 0 番目の位置から開始します。
set_property -dict [list CONFIG.BUS0_XPHY_ATTR {FIFOMODE_S0_SYNC , FIFOMODE_0_SYNC , FIFOMODE_1_SYNC}] [get_ips advanced_io_wizard_0]
1 つのストローブおよび 2 つのシングルエンド データ ピンを有効にしている場合
- 差動ペアでは、P と N の両方をビット/ピン レベルで変更する必要があります。
- ユーザー入力よりもルール エンジン エラーの方が優先されます。
- アドバンスド ビット モードでの変更は、IP とサンプル デザインの両方に適用されます。
- set_property -dict [list CONFIG.BUS0_XPHY_ATTR {FIFOMODE_0_SYNC, FIFOMODE_1_SYNC}] [get_ips advanced_io_wizard_0]