サンプル デザイン - 1.0 日本語

この章では、 Vivado® Design Suite で提供されているサンプル デザインについて説明します。

このコアは、1 つのコア インスタンスと 1 つのサンプル インスタンスを使用するサンプル デザインを提供します。TX IP インスタンスをサンプル デザインとして生成する場合、I/O ループバック用にサンプル デザインの一部として RX IP が作成されます。同様に、RX IP インスタンスをサンプル デザインとして生成する場合は、TX IP が作成されてループバックされます。ビットスリップが有効の場合は、RX でデータを揃えるために、あらかじめ定義されたトレーニング パターンが比較されます。データが揃えられると、TX 側から PRBS パターンが送信されて、Rx 側の PRBS チェッカー (サンプル インスタンス) がデータの整合性をチェックします。ビットスリップが有効でない場合、RX ビットスライスからのデータは揃えられていないデータとなり、サンプル デザインによって既知の TX データ パターンに対して RX のすべての有効なデータがチェックされます。パターンが一致した場合、data_check_complete 出力がサンプル デザインからアサートされます。