移行 - 1.0 日本語

Advanced IO Wizard v1.0 LogiCORE IP 製品ガイド (PG320)

Document ID
PG320
Release Date
2022-04-21
Version
1.0 日本語

この付録では、 UltraScale™ および UltraScale+™ IO デザインを Versal® IO デザインにアップデートする方法について説明します。

  • 『Versal ACAP デザイン ガイド』 (UG1273) に、世代別の IO マップの違いについて表にまとめてあります。
  • UltraScale および UltraScale+ IO デザインをサポートする High Speed SelectIO (HSSIO) Wizard は、Versal デザインに直接アップグレードできません。既存のデザインに HSSIO Wizard が含まれる場合、.XCI を Versal にインポートできません。
  • Versal デザインをゼロから構築する必要があります。CIPS IP のほかに、デザインに必要なその他の IP を含める必要があります。
  • ソース同期/非同期インターフェイスに Advanced IO Wizard を使用できます。
  • Advanced IO Wizard の [Basic] タブ は、HSSIO Wizard の [Basic] タブと類似しています。状況に応じて、必要なオプションをマップできます。
  • Versal ファミリの場合、Wizard 生成時にピン配置は実行されません。このため、[Pin Configuration] タブ で、データ チャネル数や関連付けられたストローブ信号を選択したり、チャネルがシングルエンドまたは差動であるかを選択する必要があります。
  • その後、Advanced IO Planner を使用して、エラボレート済みまたは合成済みデザインのいずれかでピン プランニングが実行されます。
  • [IO Timing Estimation] タブ では、デザインのタイミング見積もりが可能です。ソース同期インターフェイスの場合、BISC プロセスによってデータとクロックのアライメントが調整されます。ウィザードでは、ボードに関する情報にアクセスできるため、BISC 機能を利用するだけでインターフェイスに十分なタイミング バジェットがあるかどうかを把握できます。
  • [Summary] タブ には、Advanced IO Wizard のタブ リストでリクエストされたインターフェイス グループが表示されます。