|
コアの概要 |
| サポートされるデバイス ファミリ
1
|
Versal®
ACAP |
| サポートされるユーザー インターフェイス |
AXI4-Lite
|
| リソース |
リソース使用状況
|
| 主な機能 |
MMCM、XPLL、DPLL、Auto、プリミティブのオーバーライド、スペクトラム拡散、ダイナミック リコンフィギュレーション、クロック モニター、自動バッファー、クロック グルーピング、セーフ クロック スタートアップ、アナログ/デジタル スキュー調整、および MBUFGCE |
|
コアに含まれるもの |
| デザイン ファイル |
Verilog
2
|
| サンプル デザイン |
Verilog |
| テストベンチ |
Verilog
2
|
| 制約ファイル |
ザイリンクス デザイン制約 |
| シミュレーション モデル |
サポートされるシミュレータについては、『Vivado Design Suite ユーザー ガイド: リリース ノート、インストールおよびライセンス』を参照 |
| インスタンシエーション テンプレート |
Verilog および VHDL ラッパー |
| サポートされるソフトウェア ドライバー
2
|
N/A |
| テスト済みデザイン フロー
3
|
| デザイン入力 |
Vivado® Design Suite
|
| シミュレーション |
Mentor Graphics 社 QuestaSim、Vivado シミュレータ。サポートされるシミュレータについては、『Vivado Design Suite ユーザー ガイド: リリース ノート、インストール、およびライセンス』を参照。 |
| 合成 |
Vivado 合成 |
| サポート |
|
ザイリンクス サポート ウェブ ページ
|
| リリース ノートと既知の問題 |
マスター アンサー レコード: AR 76369
|
| すべての Vivado IP 変更ログ |
マスター Vivado IP 変更ログ: 72775
|
- サポートされているデバイスの一覧は、Vivado IP カタログを参照してください。
- スタンドアロン ドライバーの詳細は、Vitis ディレクトリ (<install_directory>/Vitis/<release>/data/embeddedsw/doc/xilinx_drivers.htm) を参照してください。Linux OS およびドライバー サポートの情報は、ザイリンクス Wiki ページを参照してください。
- サポートされているツールのバージョンは、『Vivado Design Suite ユーザー ガイド: リリース ノート、インストールおよびライセンス』を参照してください。
|