MBUFGCE の改良点 - 1.0 日本語

Clocking Wizard v1.0 for Versal ACAP LogiCORE IP 製品ガイド (PG321)

Document ID
PG321
Release Date
2022-04-20
Version
1.0 日本語

MBUFGCE を明示的に選択した場合、または IP が MBUFGCE を推論した場合、ユーザーは新しいパラメーター CE_SYNC_EXT を使用できます。「Buffer」または「Buffer with CE」を選択すると、IP による MBUFGCE の推論が実行されます。何個の MBUFGCE が推論されるか (C_AUTO_NUMMBUFGCE)、およびどのクロックが MBUFGCE を介して接続されるか (C_CLK_TREE<1-7>) は、() 内に示したモデル パラメーターで情報を取得できます。ユーザーは、これらすべての情報を GUI のサマリ テーブルから取得できます。

MBUFGCE の CLRB_LEAF ピンはアクティブ Low の非同期クリアで、MBUFGCE の BUFDIV_LEAF クロック分周器をリセットするために使用します。

最適な回路により、MBUFGCE の CE および CLRB_LEAF ピンが LOCKED およびリセット信号に同期されるため、MBUFGCE クロック出力の正しいスタートアップ動作が確保されます。

[Output Clocks] タブで "CE and CLR SYNC EXTERNAL TO CORE" を選択すると、この回路が IP の外部にインプリメントされます。CE_SYNC_EXT のデフォルト値は FALSE です。これは、IP コアが最適な回路をウィザード内部にインプリメントする必要があることを意味します。

同期された回路を IP 外部にインプリメントする場合は、このパラメーターを TRUE に設定する必要があります。その場合、IP はこれらの信号を外部から直接取得し、MBUFGCE の CE および CLRB_LEAF 信号にそれぞれ入力します。

注記: 詳細は、次を参照してください。
  • 『Versal ACAP ハードウェア、IP、およびプラットフォーム開発設計手法ガイド』 (UG1387)
  • 『Versal ACAP クロッキング リソース アーキテクチャ マニュアル』 (AM003)