Versal でサポートされるスキュー調整機能 - 1.0 日本語

Clocking Wizard v1.0 for Versal ACAP LogiCORE IP 製品ガイド (PG321)

Document ID
PG321
Release Date
2022-04-20
Version
1.0 日本語

Clocking Wizard の各クロック出力には、[PI Control] 列にドロップダウン リストがあり、[DESKEW_PD1] または [DESKEW_PD2] を選択できます。この選択に基づき、CLKOUTx_PHASE_CTRL は 2'b01 (ネットワーク 1/PD1 の場合)、2'b11 (ネットワーク 2/PD2 の場合)、2'b10 (Fine_PS の場合)、または 2'b00 (None の場合) のいずれかに設定されます。次の表に、各プリミティブとスキュー調整ネットワーク数の関係を示します。

表 1. プリミティブとスキュー調整ネットワークの数
プリミティブ スキュー調整ネットワークの数 Dyn_PS オプション
MMCM 2 DESKEW_PD1 および DESKEW_PD2
XPLL (PLL) 2 DESKEW_PD1 および DESKEW_PD2
DPLL 1 DESKEW_PD1
AUTO** 2 DESKEW_PD1 および DESKEW_PD2
  1. AUTO プリミティブの場合、[PI Control] の設定に基づいて MMCM、DPLL、MBUFGCE のいずれかとなります。
スキュー調整接続の実装と必要条件
  • すべてのプリミティブにおいて、clkin_deskewclkfb_deskew は同じ周波数とする必要があります。
  • clkfb_deskew 接続は、クロック出力のうちの 1 つ ([deskew] として選択) からのフィードバック パスにあります。
  • フィードバック パスのバッファーは、BUFG、BUFGCE、BUFGCE_DIV または MBUFGCE バッファーのいずれかにできます。
  • clkfb_deskew に接続するクロック出力で No_Buffer を選択した場合、clkfb_deskew ポートが外部に引き出され、clkfb_deskew への接続は要件に応じたバッファーを使用してユーザーが作成する必要があります。
  • DPLL では、clkinclkin_deskew を常に接続する必要があります。
  • MMCM または XPLL では、clkin_deskewclkin 信号 (DESKEWx_IN で 0 を選択した clk_in1、または DESKEWx_IN で 9 を選択した clk_in2) と任意のクロック出力 (DESKEWx_IN で 1 ~ 7 の任意の値を選択)、および外部クロック (DESKEWx_IN で 8 を選択) の間の MUX として接続する必要があります。
  • DESKEWx_IN で 8 (clk_ext) を選択した場合、 clkin1_deskew/clkin2_deskew がポートとして外部に引き出され、プリミティブの clkin_deskew ポートに接続されます。外部クロックを選択した場合でも、clkin_deskewclkfb_deskew の周波数を同じにする必要があります。

Clocking Wizard コアには、スキュー調整ネットワーク 1 または 2 に対するプログラマブル遅延を選択するためのインターフェイスがあります。ユーザーの選択に基づき、DESKEW_DLY_ENx/DESKEW_DLY_PATHx、DESKEW_DELAYx および DESKEWx_IN/DESKEWx_FB 属性が適切に設定されます。この遅延は、ウィザードに表示される範囲の値 (単位: タップ数) でプログラムできます。DESKEW1_IN、DESKEW1_FB、DESKEW2_IN および DESKEW2_FB の値を使用して、clkin1_deskewclkfb1_deskewclkin2_deskew および clkfb2_deskew がそれぞれ接続されます。DESKEWx_IN の範囲は 0 ~ 9 です。clkinx_deskew をプライマリ入力クロックに接続する場合は 0 を選択し、セカンダリ入力クロックに接続する場合は 9 を選択する必要があります。また、clkinx_deskew を外部 clkin_deskew に接続する場合は 8 を選択し、clk_out <1-7> に接続する場合は 1 ~ 7 を選択します。DESKEWx_FB の範囲は 1 ~ 7 です。clkfbx_deskew に接続するクロック出力の番号を指定します。clk_out <1-7> の場合は、1 ~ 7 を選択します。Clocking Wizard では、異なるクロック出力に対するスキュー調整ネットワークの設定に関し、いくつかの制限があります。次に、いくつかの例を示します。

  • ここでは、3 つのクロック出力として clk_out1 = 100MHz、clk_out2 = 200MHz、および clk_out3 = 250MHz を選択します。clk_out1clk_out3 の周波数は互いに整数倍/整数分周の関係にないため、clk_out1PI Control を [DESKEW_PD1] とすると、clk_out3 に対して [DESKEW_PD1] は選択できません。これに対し、clk_out1clk_out2 の周波数は整数倍/整数分周の関係にあるため、clk_out2 には [DESKEW_PD1] と [DESKEW_PD2] のいずれのオプションも選択できます。
  • 同様に、clk_out3 の周波数は clk_out2 および clk_out1 と異なっており、clk_out1 または clk_out2 と整数倍/整数分周の関係にもないため、clk_out2 PI Control を [DESKEW_PD2] とすると、clk_out3 に対して [DESKEW_PD1] も [DESKEW_PD2] も選択できません。
  • clk_out2 に対して [DESKEW_PD2] を選択しなければ、clk_out3 に対して [DESKEW_PD2] を選択できます。
注記: スキュー調整の詳細は、 『Versal ACAP クロッキング リソース アーキテクチャ マニュアル』 (AM003) の第 4 章を参照してください。