このコアについて - 1.0 日本語

Clocking Wizard v1.0 for Versal ACAP LogiCORE IP 製品ガイド (PG321)

Document ID
PG321
Release Date
2022-04-20
Version
1.0 日本語

この章では、Clocking Wizard コアの概要を紹介し、関連情報、推奨される設計知識、その他のリソース、技術サポート、ザイリンクスへのフィードバック送信方法について説明します。Clocking Wizard コアは、ユーザーの要件に合わせたクロック ネットワークを実装するためのソース レジスタ トランスファー レベル (RTL) コードを生成します。デザイン インスタンシエーション テンプレートは、Verilog と VHDL の両方がサポートされます。

Clocking Wizard コアは、ザイリンクス ダウンロード センターの最新リリースの Vivado Design Suite に含まれるザイリンクス Vivado® デザイン ツールを使用して生成可能なザイリンクス IP コアです。このコアは、ザイリンクス エンドユーザー ライセンス契約の条件に従ってライセンス供与され、FLEX ライセンス キーは必要ありません。