クロック コンフィギュレーション レジスタ - 1.0 日本語

Clocking Wizard v1.0 for Versal ACAP LogiCORE IP 製品ガイド (PG321)
Document ID
PG321
Release Date
2022-04-20
Version
1.0 日本語
次の表に、クロック コンフィギュレーション レジスタを示します。
表 1. クロック コンフィギュレーション レジスタ
ベース アドレス + オフセット (16 進数) レジスタ名 リセット値 (16 進数) アクセス タイプ 説明
C_BASEADDR + 0x00 ソフトウェア リセット レジスタ (SRR) なし W ソフトウェア リセットを実行するには、このレジスタに値 0x0000_000A を書き込みます。それ以外のアクセスは、読み出しか書き込みかを問わず、定義されていない結果となります。
C_BASEADDR + 0x04 ステータス レジスタ (SR) 0x00000000 R

Bit[0] = Locked。1 のとき、MMCM/PLL がロックされてリコンフィギュレーション可能です。リコンフィギュレーション中、このビットのステータスは 0 です。
C_BASEADDR + 0x08 クロック モニター エラー ステータス レジスタ 0x00000000 R このレジスタのビットは、クロック モニター機能のエラー ステータスを示します。
C_BASEADDR + 0x0C 割り込みステータス 0x00000000 R/W クロック停止、クロック オーバーラン、およびクロック アンダーランの割り込みステータス。これらのビットは、割り込みイネーブル ビットによってゲーティングされます。割り込みイネーブル レジスタで有効にしたビットに対応する割り込みが、レジスタで更新されます。
C_BASEADDR + 0x10 割り込みイネーブル 0x00000000 R/W 割り込みステータス レジスタのクロック停止、クロック オーバーラン、およびクロック アンダーラン ビットに対する割り込みイネーブル。
C_BASEADDR + 0x014 クロック コンフィギュレーション レジスタ 0000 R/W Bit[0] = LOAD/SEN。クロック コンフィギュレーション レジスタの値をダイナミック リコンフィギュレーションに使用する内部レジスタにロードし、リコンフィギュレーション ステート マシンを開始します。必要な設定がクロック コンフィギュレーション レジスタに書き込まれたら、このビットがアサートされます。ダイナミック リコンフィギュレーションが完了してクロックがロックすると、このビットは 0 に戻ります。

Bit[1] = SADDR。0 を書き込むと、Clocking Wizard の GUI で設定したデフォルトのコンフィギュレーションがダイナミック リコンフィギュレーション用にロードされます。1 を書き込むと、クロック コンフィギュレーション レジスタの設定がダイナミック リコンフィギュレーションに使用されます。
C_BASEADDR + 0x330 CLKFBOUT_1 未定 R/W 注記 1
C_BASEADDR + 0x334 CLKFBOUT_2 未定 R/W 注記 1
C_BASEADDR + 0x338 CLKOUT0_1 未定 R/W 注記 1
C_BASEADDR + 0x33C CLKOUT0_2 未定 R/W 注記 1
C_BASEADDR + 0x340 CLKOUT1_1 未定 R/W 注記 1
C_BASEADDR + 0x344 CLKOUT1_2 未定 R/W 注記 1
C_BASEADDR + 0x348 CLKOUT2_1 未定 R/W 注記 1
C_BASEADDR + 0x34C CLKOUT2_2 未定 R/W 注記 1
C_BASEADDR + 0x350 CLKOUT3_1 未定 R/W 注記 1
C_BASEADDR + 0x354 CLKOUT3_2 未定 R/W 注記 1
C_BASEADDR + 0x378 CP 未定 R/W 注記 1
C_BASEADDR + 0x37C DESKEW_1 未定 R/W 注記 1
C_BASEADDR + 0x380 DESKEW_2 未定 R/W 注記 1
C_BASEADDR + 0x384 DIVCLK 未定 R/W 注記 1
C_BASEADDR + 0x390 INTERPOL_1 未定 R/W 注記 1
C_BASEADDR + 0x394 INTERPOL_2 未定 R/W 注記 1
C_BASEADDR + 0x398 LF 未定 R/W 注記 1
C_BASEADDR + 0x39C LOCK_1 未定 R/W 注記 1
C_BASEADDR + 0x3A0 LOCK_2 未定 R/W 注記 1
C_BASEADDR + 0x3A8 RES_1 未定 R/W 注記 1
C_BASEADDR + 0x3AC RES_2 未定 R/W 注記 1
C_BASEADDR + 0x3C0 UNLOCK_CNT 未定 R/W 注記 1
C_BASEADDR + 0x3CC CLKOUT4_1 未定 R/W 注記 1
C_BASEADDR + 0x3D0 CLKOUT4_2 未定 R/W 注記 1
C_BASEADDR + 0x3D4 CLKOUT5_1 未定 R/W 注記 1
C_BASEADDR + 0x3D8 CLKOUT5_2 未定 R/W 注記 1
C_BASEADDR + 0x3DC CLKOUT6_1 未定 R/W 注記 1
C_BASEADDR + 0x3E0 CLKOUT6_2 未定 R/W 注記 1
C_BASEADDR + 0x3E4 INTERPOL_3 未定 R/W 注記 1
C_BASEADDR + 0x3E8 INTERPOL_4 未定 R/W 注記 1
C_BASEADDR + 0x3F0 CLKFBOUT_3 未定 R/W 注記 1
C_BASEADDR + 0x3F8 SS 未定 R/W 注記 1
C_BASEADDR + 0x3FC CLKFBOUT_4 未定 R/W 注記 1
C_BASEADDR + 0x3FF ～ C_BASEADDR + 0xFFF 未定義 未定義 なし これらのレジスタには読み出し/書き込みを実行しないでください。
  1. これらレジスタの詳細は、AXI4-Lite を使用したダイナミック リコンフィギュレーション を参照してください。