コアの制約 - 1.0 日本語

Clocking Wizard v1.0 for Versal ACAP LogiCORE IP 製品ガイド (PG321)

Document ID
PG321
Release Date
2022-04-20
Version
1.0 日本語

必須の制約

周期とジッターに関して少なくとも 1 つのクロック制約が必要です。次のコマンドは、入力ポート clk_in1 から伝搬するプライマリ クロック ポートのピーク トゥ ピーク ジッターを +/- 100ps (= 0.1ns) に設定します。

create_clock -period 10.0 [get_ports clk_in1]
set_input_jitter [get_clocks -of_objects [get_ports clk_in1]] 0.1

コア レベル XDC は処理の順番が早く、コア レベル XDC 制約が最初に適用されてから、ユーザー提供の制約によってオーバーライドされます。

デバイス、パッケージ、スピード グレードの選択

すべてのパッケージ、スピード グレード、およびデバイスがサポートされます。

クロック周波数

クロック管理

このコアは、周波数の異なる出力クロックを最大 7 つまで生成できます。

クロック配置

クロック配置制約は提供されません。

バンク設定

バンク選択は、xdc ファイルでは提供されません。

I/O 規格と配置

I/O または配置制約は提供されません。