ステータスおよび制御ポート - 1.0 日本語

Clocking Wizard v1.0 for Versal ACAP LogiCORE IP 製品ガイド (PG321)

Document ID
PG321
Release Date
2022-04-20
Version
1.0 日本語
表 1. Clocking Wizard のステータスおよび制御ポート
ポート名 I/O 説明
reset/resetn 入力 リセット (アクティブ High)/リセット n (アクティブ Low): アサートするとプリミティブの内部ステートを非同期にクリアし、リセットを解放するとプリミティブはロック シーケンスを再開します。
power_down 入力 パワー ダウン: アサートすると、クロッキング プリミティブは低消費電力ステートに移行し、出力クロックが停止します。
input_clk_stopped 出力 入力クロック停止: アサートすると、選択した入力クロックがトグルを停止したことを示します。
locked 出力 ロック完了: アサートすると、出力クロックが安定して後段の回路で利用可能になったことを示します。
locked_fb 出力 Locked_fb: アサートすると、フィードバック クロックが安定したことを示します。
s_axi_* 入力/出力 『Vivado Design Suite: AXI リファレンス ガイド』 (UG1037) の付録 A を参照してください。この信号は、ダイナミック リコンフィギュレーションを有効にした場合のみ利用できます。
locked_deskew1 出力 Locked_DESKEW1: アサートすると、DESKEW PD1 ネットワーク クロックが安定したことを示します。
locked_deskew2 出力 Locked_DESKEW2: アサートすると、DESKEW PD2 ネットワーク クロックが安定したことを示します。
clkfb_stopped 出力 CLKFBStopped: フィードバック クロックが失われると、アサートします。
interrupt 出力 割り込み: このポートは、クロック モニターを有効にすると利用できます。クロック モニター機能の割り込みは、このポートから送信します。
clk_oor [3:0] 出力 clk_OOR: このポートは、クロック モニターを有効にすると利用できます。各入力クロックの周波数が目標値の範囲外となると、このポートの該当するビットが High になります。
  • ビット 0 - ユーザー クロック 0
  • ビット 1 - ユーザー クロック 1
  • ビット 2 - ユーザー クロック 2
  • ビット 3 - ユーザー クロック 3
clk_glitch [3:0] 出力 clk_glitch: このポートは、クロック モニターを有効にすると利用できます。入力クロックにグリッチがあると、このポートのビットが High になります。
  • ビット 0 - ユーザー クロック 0
  • ビット 1 - ユーザー クロック 1
  • ビット 2 - ユーザー クロック 2
  • ビット 3 - ユーザー クロック 3
clk_stop [3:0] 出力 clk_stop: このポートは、クロック モニターを有効にすると利用できます。各ユーザー クロックが停止すると、このポートの該当するビットが High になります。
  • ビット 0 - ユーザー クロック 0
  • ビット 1 - ユーザー クロック 1
  • ビット 2 - ユーザー クロック 2
  • ビット 3 - ユーザー クロック 3
注記: 各ステータス/制御ポートを外部に引き出すかどうかは、個別に選択できます。割り込みレジスタを有効にするには、割り込みイネーブル レジスタにすべて 1 を書き込む必要があります。これにより、割り込みステータス レジスタのクロック停止、クロック オーバーラン、およびクロック アンダーラン ビットに対する割り込みが有効になります。