この機能により、8 入力クロックの間 locked が High にサンプルされた後、BUFGCE を使用して安定した有効なクロックが出力されます。
次に、このオプションを選択した場合に有効になるオプションを示します。
[Sequence Number] には、1 ～ 選択したクロックの数までの値を設定できます。Clocking Wizard では、この表のシーケンス番号が 1 ～最大値まで連続している必要があります。このシーケンスの出力クロックの周波数は、次のシーケンス番号の出力クロックの周波数の 8 倍を超えないようにする必要があります。
Reset および Locked ポートの信号はセーフ クロック回路のインプリメントに使用されるため、このオプションを選択するとこれらのポートは直ちに利用可能になります。
セーフ クロック スタートアップ回路は、選択したセーフ クロック スタートアップ モードによって異なります。
セーフ クロック スタートアップ モード
このモード選択により、選択した出力に対するハードウェア構造が決まります。
選択可能なモードは次のとおりです。
- DESKEW_MODE
- BUFGCE_MODE
BUFGCE_MODE よりも DESKEW_MODE の方が、クロック回路が高周波数で動作しやすくなります。このため、このパラメーターのデフォルト値は DESKEW_MODE です。
ただし、MMCM/PLL にはスキュー調整ネットワークが最大で 2 つしか存在しないため、MMCM/XPLL でユーザーの出力クロック数が 2 つを超える場合は DESKEW_MODE を選択できません。また、スキュー調整の接続規則の制限により、DPLL では DESKEW_MODE はサポートされません。
Versal には新しいプロパティ CE_TYPE があり、BUFGCE への CE 入力をタイミング解析する (CE_TYPE=SYNC) か、内部 3 段シンクロナイザーを使用する (CE_TYPE=HARDSYNC) かを指定できます。HARDSYNC の場合、CE パスはタイミング解析されず (CE タイミング アーク無効)、BUFGCE は 3 または 4 クロック サイクル以内に有効になります。ただし、同じクロック領域内で 3 段シンクロナイザーを使用するすべての BUFGCE (CE_TYPE=HARDSYNC) が、同じクロック サイクル数以内に有効になる保証はありません。
- DPLL の clkin_deskew はクロック入力に接続する必要があるため、DPLL では DESKEW_MODE は利用できません。このため、DPLL では BUFGCE モードのみサポートされます。
- ユーザーが DESKEW_MODE を選択した場合、CE_TYPE を SYNC に設定します。
- ユーザーが BUFGCE_MODE を選択した場合、CE_TYPE はデフォルトで HARDSYNC に設定されますが、ほかの CE タイプにユーザーが値を変更することもできます。
- いずれのモードでも、特定の周波数を超えてのタイミングは保証されません (周波数は各スピード グレードにより異なります)。
- DESKEW_MODE でタイミングの問題を解決するには、スキュー調整遅延をユーザーが手動で変更または調整してタイミングを改善する必要があります。
- 詳細は、 『Versal ACAP ハードウェア、IP、およびプラットフォーム開発設計手法ガイド』 (UG1387) を参照してください。