open_example_project [get_ips <component_name>] を実行すると、作業エリアに example_project ディレクトリが作成されます。
サンプル デザインにはすべての出力クロックに対するカウンターが含まれ、これらカウンターの上位ビットを出力として使用して、ボード上の LED を観察します。
Clocking Wizard コアのサンプル デザインの説明は、次のファイルにあります。
Verilog
<project_name>/<project_name>.srcs/sources_1/ip/<component_name>/example_design/<component_name>_exdes.v注記: サンプル デザインのファイルは、Verilog でのみ提供されます。