GUI の 2 番目のページ (下図参照) では、出力クロックの要件を設定します。この画面では、選択した各出力クロックについて設定できます。
出力クロックの設定
出力クロックを有効にするには、有効にする出力クロック名の横にあるチェック ボックスをオンにします。出力クロックは、連番で有効にする必要があります。出力クロックの名前は、このテーブルで変更できます。
プライマリ入力クロックがアクティブな入力クロックと想定して、出力クロックの周波数、位相シフト、およびデューティ サイクルの値を指定できます。各出力クロックに対して [Drives]、[Clock Grouping]、および [PI Control] を選択できます。Clocking Wizard は、ユーザーが指定した条件を正確に満たすようにクロック ネットワークの生成を試みます。解が見つからない場合はなるべく近い値を計算し、これが [Actual] の欄に表示されます。計算で求めた実際の周波数は、小数点以下第 5 位までの値となります。クロック ネットワークを生成する際は、出力周波数、位相、デューティ サイクルの優先順でユーザーの指定値を達成しようと試みます。clk_out 信号の回路生成については、clk_out1 > clk_out2 > clk_out3 (以下同様) の優先順となります。したがって、clk_out1 の周波数に対応する値を見つけることが最優先されます。入力が変わると、値は再計算されます。このため、要件は一番上の行から順番に、左から右に向かって入力することを推奨します。これにより、正確にサポートできない指定値をピンポイントで特定できます。位相アライメントを有効にした場合、アクティブな入力クロックを基準に位相がシフトされます。
[Reset Type]
フィードバックの選択
フィードバック選択は、位相アライメントを有効にした場合のみ利用できます。位相アライメントが無効な場合、出力フィードバックは入力フィードバックに直接接続されます。位相アライメントを使用するデザインで、フィードバック パスを CLK_OUT1 の挿入遅延に揃える必要がある場合は、[Automatic Control On-Chip] を選択します。フィードバックが外部コードにある場合、ユーザー制御フィードバックも選択もできます。パスが完全に FPGA 上にある場合は [User-Controlled On-Chip] を選択し、それ以外の場合は [User-Controlled Off-Chip] を選択します。外部フィードバックおよび関連 I/O ロジックが必要なデザインでは、[Automatic Control Off-Chip] を選択します。このモードでは、シングルエンドまたは差動フィードバックを選択できます。Clocking Wizard は、コア ロジックおよびフィードバック信号を I/O に接続するために必要なロジックを生成します。
フィードバック信号
Clkfb_in および Clkfb_out ポートは IP に現れません。
Clkfb_in および Clkfb_out ポートは IP に現れません。CLKFBIN は直接 CLKFBOUT に接続されます。