この情報は、DCM および PLL Architecture Wizard の使用経験があるユーザーを対象としています。新旧コアの違いについて説明します。
Vivado Design Suite への移行
Vivado® Design Suite への移行の詳細は、 『ISE から Vivado Design Suite への移行ガイド』 (UG911) を参照してください。
たとえば、2 つの出力クロック (clk_out1 = 120MHz、clk_out2 = 150MHz) を必要としており、位相/デューティ サイクルの要件が 2 つのクロックで異なっている場合を考えます。Versal 以外では個々のクロック属性に対してユーザーが値を指定しますが、Versal では、バッチ モードを使用してすべての出力クロックに対するパラメーターを 1 つの文字列として与える必要があります。たとえば、複数のクロックに対するクロック周波数を指定する場合、パラメーター CLKOUT_REQUESTED_OUT_FREQ に「120、150、100、100、100、100、100」のように値を代入します。(デフォルト値は 100)。これは、すべての出力周波数 (1 ～ 7) を組み合わせたものです。この文字列に含まれる値が 7 より少ない場合、先頭から周波数の値を割り当て、不足分はデフォルト値が割り当てられます。その他すべてのパラメーター (CLKOUT_DRIVES, CLKOUT_DYN_PS, CLKOUT_MATCHED_ROUTING,
CLKOUT_REQUESTED_DUTY_CYCLE, CLKOUT_REQUESTED_PHASE, CLKOUT_USED, および CLKOUT_PORT) も同様に、個々のクロックに対して値を指定するのではなく、バッチ モードを使用して個々の値をリストとして与える必要があります。
Versal 以外の PRIMITIVE パラメーター (MMCM, PLL, Auto) は、PRIMITIVE_TYPE パラメーターにマップできます。
OVERRIDE_MMCM パラメーター (TRUE/FALSE) は、OVERRIDE_PRIMITIVE パラメーターにマップしてください。