Embedded Memory Generator コアではオプションとして出力レジスタを使用でき、これによりコアの性能が向上させることができる場合があります。ブロック RAM/UltraRAM プリミティブの出力とコアの出力の 2 か所にレジスタ段を含めることができます。
ブロック RAM/UltraRAM プリミティブの出力におけるレジスタは、プリミティブの clock-to-out 遅延の影響を抑えます。コアの出力におけるレジスタは、出力マルチプレクサーを介して遅延を分離し、Embedded Memory Generator コアの clock-to-out 遅延を改善します。各オプションのレジスタ段を使用すると、読み出し動作にクロック レイテンシが追加されます。
[Register Port [A|B] Output of Memory Primitives] は、エンベデッド ブロック RAM/UltraRAM レジスタを使用して実装され、その他のデバイス リソースが使用されることはありません。ほかのレジスタ段はすべて、デバイスの汎用インターコネクト内に実装されます。次の図は、ポート A またはポート B いずれかの両方の出力レジスタ段を使用してコンフィギュレーションされたメモリの例を示しています。
図 1. [Read Latency Port A/B] を 2 を設定した場合の Embedded Memory Generator
オプションのパイプライン ステージ
図 2. [Read Latency Port A/B] を 4 を設定した場合のメモリ コンフィギュレーション
