コア概要 - 1.0 日本語

Embedded Memory Generator v1.0 LogiCORE IP 製品ガイド (PG326)

Document ID
PG326
Release Date
2020-07-14
Version
1.0 日本語

Embedded Memory Generator コア は、ザイリンクス デバイスでエンベデッド ブロック RAM/UltraRAM メモリ プリミティブを使用して、単一プリミティブの機能および性能を、さまざまにコンフィギュレ可能な幅広い幅と深さのメモリに拡張できます。 Vivado® 合成の高度なアルゴリズムによって、幅広いコンフィギュレーションに対応する有用なメモリ アクセスを提供する最適なソリューションが生成されます。

このコアには、共有されたメモリ空間にアクセスする 2 つの完全に独立したポートがあります。ポート A とポート B の両方に、書き込みインターフェイスと読み出しインターフェイスがあります。4 つのインターフェイスすべてを使用しない場合、簡略化されたメモリ コンフィギュレーション (シングル ポート メモリまたはシンプル デュアル ポート メモリなど) を選択して、デバイスのリソース消費を抑えることができます。