ポートのアスペクト比
dina、douta、dinb、および doutb) はすべて異なる幅にできます。データ幅のアスペクト比機能の制限 (一部はその他のオプション機能によって制限される) については、次のセクションで説明します。 Vivado® IP インテグレーター GUI では、有効なアスペクト比のみが選択されます。
Embedded Memory Generator コアは、1:32、1:16、1:8、1:4、1:2、1:1、2:1、4:1、8:1、16:1、および 32:1 のポート アスペクト比をサポートします。ポート A のデータ幅はポート B のデータ幅の最大 32 倍にできます (その逆も可)。より小さなデータ ワードは、リトル エンディアン形式で配列されます。
ポートのアスペクト比の例
addra バスは 11 ビットで、addrb バスは 13 ビットです。次の図に示すように、データはリトル エンディアン形式で格納されます。
読み出し - 書き込みのアスペクト比
RAM を実装する場合、Embedded Memory Generator コアはいずれのポートでも読み出し - 書き込みのアスペクト比を可能にします。ポート A とポート B のいずれのポートも、読み出し - 書き込みデータ幅の比は、1:32、1:16、1:8、1:4、1:2、1:1、2:1、4:1、8:1、16:1、または 32:1 にできます。
各ポートの読み出しおよび書き込みインターフェイスは異なることがあるため、デュアル ポート RAM の 4 つのデータ バス (dina、dinb、douta、および doutb) はすべて異なる幅にできます。2 つのデータ バス間の最大比は 32:1 です。最も広いデータ バスは、4096 ビット以下にできます。
ポートの読み出しデータ幅と書き込みデータ幅が異なる場合、メモリの深さ (ワード数) は読み出しアクセスと書き込みアクセスで異なります。たとえば、ポート A の読み出しインターフェイス幅がポート B の書き込みインターフェイス幅の 2 倍である場合、その深さも半分になります。幅の比は常に深さの比の逆となります。深さが浅いインターフェイスの場合、アドレス バスの最下位ビットは無視されます。データ ワードはリトル エンディアン形式で配列されます。
アスペクト比の制限
一般に、ポートのデータ幅は 4096 ビット以下にし、2 つのデータ幅の比は 32:1 以内にする必要があります。ただし、バイト ライトを使用する場合、2 つのデータ幅の比を 4:1 よりも大きくすることはできません。