シンプルなデザインでは、ブロック オートメーションの一部として GT クワッドの GT 基準クロック (GTREFCLK) が短絡されます。
- 例 1
- 2 つの GT クワッドを使用する x8 デザインの場合、GT 両方の GT クワッドからの
GTREFCLKを短絡して 1 つのIBUFDS_GTに接続します。複数の GT クワッドと複数の Bridge IP を使用した複雑なデザインでは、周波数の情報、クワッドの配置、およびボード上で利用可能なクロックに基づいてGTREFCLKを短絡するか分離するかをシステム設計者が選択できます。システム設計者が十分な情報に基づいて判断できるように、IP インテグレーターのブロック デザイン キャンバス内のシステム全体に対してGTREFCLKサマリが提供されます。複数のブロック デザインを含む Vivado プロジェクトの場合、各ブロック デザインごとにこのコマンドを実行する必要があります。REFCLK サマリはブロック デザインごとに生成されます。システムに複数のブロック デザインがある場合、REFCLK サマリを各ブロック デザインごとに生成する必要があります。このテーブルを取得するには、Tcl コンソールで次のコマンドを実行します。
xilinx::designutils::report_gt_refclk_summaryこのコマンドを実行すると、<BD_name>_gt_refclk_summary.txt が次のパスに生成されます。
図 1. GT 基準クロック サマリ ファイルの場所
このサマリには、図 2 に示したデザインの GT 基準クロックとその周波数およびソースが表示されます。
図 2. 例 1: GT 基準クロック サマリ テーブル
- 例 2
-
この図 に、2 つの GT クワッドを共有する 4 インスタンスの x2 IP を示します。この場合、デザインで 4 つの
GTREFCLKを利用できます。これら 4 つは同じ IP のインスタンスであるため、GTREFCLK の周波数はすべての IP で同じです。これらの GT クワッドが互いに隣接して配置され、1 つの入力ピンを使用する場合、システム設計者はこれらを同じGTREFCLKで駆動できる可能性があります。この図 に、このデザインのGTREFCLKサマリを示します。図 3. 複数の GT クワッドを複数の Bridge IP で共有
図 4. 例 2: GT 基準クロック サマリ テーブル