サンプル デザインは、実際のシステム環境から切り離して Wizard IP コア インスタンスのシミュレーションまたはインプリメンテーションを実行する手段として推奨されます。サンプル デザインは非常に簡略化されているため、次の制限事項を理解した上で利用してください。
- サンプル デザインは、特定のプロトコルによるデータの生成またはチェックを行いません。基本的に、PRBS ロー データを生成してチェックします。
- 付属のテストベンチでサンプル デザインにスティミュラスを与えると、各トランシーバー チャネルはシリアル データ トランスミッターからレシーバーへループバックされます。このため、データの完全性を正しくチェックできるのはトランスミッターとレシーバーのライン レートとデータ コーディングが同じに設定されている場合に限られます。レート調整は実行しません。システム内のトランスミッターとレシーバーが異なるライン レートまたはデータ コーディングに設定されている場合は、2 つのコア インスタンスを相互に結合し、ハードウェアまたはユーザーのテストベンチでデータの完全性をチェックできます。この場合、コア インスタンス A のトランスミッターとコア インスタンス B のレシーバー、およびコア インスタンス B のトランスミッターとコア インスタンス A のレシーバーのライン レートおよびデータ コーディングが同じになるようにカスタマイズします。
- マルチクワッド デザイン用のサンプル デザインは提供されません。