次の図に、DPUCZDX8G のコンフィギュレーションの [Advanced] タブを示します。
図 1.
DPUCZDX8G のコンフィギュレーション – [Advanced] タブ
- S-AXI Clock Mode
-
s_axi_aclk
は S-AXI インターフェイス クロックです。Common with M-AXI Clock をオンにすると、 - dpu_2x Clock Gating
- [
dpu_2x
Clock Gating] は、DPUCZDX8G の消費電力を削減するためのオプションです。このオプションを有効にすると、各 DPUCZDX8G コアに対してdpu_2x_clk_ce
というポートが現れます。dpu_2x_clk_ce
ポートは、dpu_clk_wiz IP のclk_dsp_ce
ポートに接続する必要があります。DPUCZDX8G の演算エンジンがアイドル状態の場合、dpu_2x_clk_ce
信号によってdpu_2x_clk
をシャットダウンできます。dpu_clk_wiz
IP でclk_dsp_ce
ポートを生成するには、Clocking Wizard IP を特定のオプションを用いて設定する必要があります。詳細は、基準クロックの生成 を参照してください。 - DSP Cascade
- [DSP48 Maximum Cascade Length] で、DSP48E スライス カスケード チェーンの最大長を設定できます。通常、カスケード チェーンを長くするとロジック リソースの使用が抑えられますが、タイミングが悪化することがあります。カスケード チェーンを短くすると、より多くのハードウェア リソースが必要となるため、小型のデバイスには適さない場合があります。ザイリンクスでは、最初は中間値の 4 を選択し、タイミングを満たすことができない場合は、反復により値を調整することを推奨します。
- [DSP48 Usage]
-
DPUCZDX8G たたみ込みモジュールの累算に DSP48E スライスを使用するかどうかを選択できます。DSP の使用を最小の [Low] に設定した場合、DPUCZDX8G IP はたたみ込みモジュールでの乗算にのみ DSP スライスを使用します。DSP の使用を最大の [High] に設定した場合は、乗算と累算の両方に DSP スライスが使用されます。この場合は DSP スライスの使用が増え、LUT の使用が減ります。次の表に、DSP の使用を最小に設定した場合に対して、最大の場合に追加で必要となるロジック リソース数を示します。
表 1. DSP の使用量を最小に設定した場合に対して最大使用時の追加リソース DPUCZDX8G アーキテクチャ 追加の LUT 数 追加のレジスタ数 追加の DSP 数 1 B512 1418 1903 -32 B800 1445 2550 -40 B1024 1978 3457 -64 B1152 1661 2525 -48 B1600 2515 4652 -80 B2304 3069 4762 -96 B3136 3520 6219 -112 B4096 3900 7359 -128 - 負の数は、相対的に減少していることを示します。
- UltraRAM
-
Zynq®
UltraScale+™
デバイスには、ブロック RAM と UltraRAM の 2 種類のオンチップ メモリ リソースがあります。各メモリ リソース量はデバイスによって異なります。各 ブロック BRAM は、9b * 4096、18b * 2048、または 36b * 1024 として構成可能な 2 つの 18K スライスからなります。UltraRAM の構成は 72b * 4096 に固定されています。DPUCZDX8G のメモリ ユニットの幅は ICP * 8 ビットで、深さ (ワード数) は 2048 です。B1024 アーキテクチャの場合、ICP は 8 で、メモリ ユニットの幅は 8 * 8 ビットです。各メモリ ユニットは、1 つの UltraRAM ブロックでインスタンシエートできます。ICP が 8 よりも大きい場合、DPUCZDX8G の各メモリ ユニットには少なくとも 2 つの UltraRAM ブロックが必要です。
DPUCZDX8G は、デフォルトで BRAM をメモリ ユニットとして使用します。BRAM と UltraRAM の両方を含むターゲット デバイスの場合、[Ultra-RAM User per DPU] で、一部の BRAM の置き換える UltraRAM の数を指定します。UltraRAM の数は、DPUCZDX8G のメモリ ユニットに必要な UltraRAM の数の倍数に設定する必要があります。[Summary] ページに、BRAM および UltraRAM の使用量の例を示します。
- [Timestamp]
- 有効の場合、DPUCZDX8G は DPUCZDX8G プロジェクトが合成された時間を記録します。無効の場合、タイムスタンプは最後の IP 更新時の値を保持します。