DSP を使用した DPUCZDX8G - 4.1 日本語

Zynq UltraScale+ MPSoC 向け DPUCZDX8G 製品ガイド (PG338)

Document ID
PG338
Release Date
2023-01-31
Version
4.1 日本語

DPU で達成可能な性能を高めるためには、DSP の DDR 手法を使用します。つまり、DPUCZDX8G に 2 つの入力クロック (汎用ロジック用に 1 つ、DSP スライスに 2 つのクロック) が必要になります。詳細は、クロッキング を参照してください。次の図に、DSP の DDR 手法を使用しない DPUCZDX8G と使用した場合の DPUCZDX8G アーキテクチャの違いを示します。

注記: 特に記載のない限り、この資料で DPUCZDX8G アーキテクチャと称しているものはすべて DSP の DDR 手法を使用した DPUCZDX8G を指しています。
図 1. DPUCZDX8G (DSP DDR を使用しない場合と使用する場合)