reg_dpu_isr - 4.1 日本語

Zynq UltraScale+ MPSoC 向け DPUCZDX8G 製品ガイド (PG338)

Document ID
PG338
Release Date
2023-01-31
Version
4.1 日本語

DPUCZDX8G IP に統合されたすべての DPU コアの割り込みステータスを表します。このレジスタの下位 4 ビットで、最大 4 つの DPUCZDX8G コアの割り込みステータスを示します。次の表に reg_dpu_irq の詳細を示します。

表 1. reg_dpu_isr
レジスタ アドレス オフセット タイプ 説明
reg_dpu_isr 0x608 32 R [n] – DPUCZDX8G コアの n 割り込みステータス