ポートの説明 - 4.1 日本語

次の図に、DPUCZDX8Gの最上位インターフェイスを示します。

図 1. 2 つの DPU カーネルポート

次の表に、DPUCZDX8G の I/O 信号とその説明を示します。

表 1. DPUCZDX8G の信号の説明
信号名	インターフェイスタイプ	幅	I/O	説明
S_AXI	メモリマップド AXI スレーブインターフェイス	32	I/O	レジスタアクセス用の 32 ビットメモリマップド AXI インターフェイス。
s_axi_aclk	クロック	1	I	S_AXI 用の AXI クロック入力。
s_axi_aresetn	リセット	1	I	S_AXI のリセット (アクティブ Low)。
dpu_clk_2x	クロック	1	I	DPUCZDX8Gの DSP ブロックで使用する入力クロック。周波数は m_axi_dpu_aclk の 2 倍です。
dpu_2x_resetn	リセット	1	I	DSP ブロックのリセット (アクティブ Low)。
m_axi_dpu_aclk	クロック	1	I	DPUCZDX8G の汎用ロジックで使用する入力クロック。
m_axi_dpu_aresetn	リセット	1	I	DPUCZDX8G の汎用ロジックのリセット (アクティブ Low)。
DPUx_M_AXI_INSTR	メモリマップド AXI マスターインターフェイス	32	I/O	DPUCZDX8G 命令のフェッチに使用する 32 ビットメモリマップド AXI インターフェイス。
DPUx_M_AXI_DATA0	メモリマップド AXI マスターインターフェイス	128	I/O	Zynq UltraScale+ MPSoC シリーズの場合は 128 ビット。
DPUx_M_AXI_DATA1	メモリマップド AXI マスターインターフェイス	128	I/O	Zynq UltraScale+ MPSoC シリーズの場合は 128 ビット。
dpux_interrupt	割り込み	1	O	DPUCZDX8G からの割り込み出力 (アクティブ High)。
SFM_M_AXI (オプション)	メモリマップド AXI マスターインターフェイス	128	I/O	softmax データに使用するメモリマップド AXI インターフェイス。
sfm_interrupt (オプション)	割り込み	1	O	softmax モジュールからの割り込み出力 (アクティブ High)。
dpu_2x_clk_ce (オプション)	クロックイネーブル	1	O	クロックゲーティングが有効な場合に 2x_clk 入力を制御するクロックイネーブル信号 (アクティブ High)。
softmax インターフェイスは、DPUCZDX8G の softmax オプションが有効になっている場合にのみ現れます。