複数のニューラル ネットワークが DPUCZDX8G で実行されている場合、必要な I/O 帯域幅は、現在 DPU で実行されているニューラル ネットワークによって異なります。また、同じニューラル ネットワークでも、レイヤーによって I/O 帯域幅の要件は異なります。1 つの DPUCZDX8G
コアをフル スピードで動作させ、いくつかのニューラル ネットワークで必要な I/O 帯域幅 (全レイヤーの平均値) をキャプチャしました。次の表に、3 つのニューラル ネットワークで必要な I/O 帯域幅のピーク値と平均値を示します。この表には、よく使用される 2 つの DPUCZDX8G アーキテクチャ (B1152、B4096) の数値のみを示しています。
注記: 複数の DPUCZDX8G
コアを並列に動作させた場合、I/O 帯域幅の制限により、各コアが最適性能を達成できない場合があります。
| ネットワーク モデル | B1152 | B4096 | ||
|---|---|---|---|---|
| ピーク (MB/s) | 平均 (MB/s) | ピーク (MB/s) | 平均 (MB/s) | |
| Inception-v1 | 1704 | 890 | 4626 | 2474 |
| ResNet50 | 2052 | 1017 | 5298 | 3132 |
| SSD ADAS VEHICLE | 1516 | 684 | 5724 | 2049 |
| YOLO-V3-VOC | 2076 | 986 | 6453 | 3290 |
1 つの DPUCZDX8G コアをフル スピードで動作させる必要がある場合は、ピーク I/O 帯域幅の要件を満たす必要があります。これらの帯域幅要件は、主に AXI マスター インターフェイス (DPU0_M_AXI_DATA0 および DPU0_M_AXI_DATA1) 経由でのデータ アクセスに関連します。