[Advanced Settings] タブ - 1.0 日本語

Versal ACAP PHY for PCI Express v1.0 LogiCORE IP 製品ガイド (PG345)

Document ID
PG345
Release Date
2022-04-26
Version
1.0 日本語
図 1. [Advanced Settings] タブ
[Enable Slot Clock Configuration]
このチェック ボックスをオンにすると、リンクに同期クロックが供給されます。すなわち、デバイスの基準クロックとしてコネクタからの同期クロックを使用するか、コネクタからの非同期クロックをオンボード PLL 経由で使用します。
図 2. 非同期モード
SYNC モード
ASYNC モード
SRIS モード
SRNS モード
[TX Preset]
デフォルト値の 4 から変更することは推奨しません。システムによってはプリセット値の 5 の方が良いこともあります。
ザイリンクス MAC を使用
Versal PHY IP に接続される PCIe MAC がザイリンクス MAC である場合、このオプションをオンにします。これにより、ザイリンクス PCIe MAC に不要なソフト TX および RX イコライゼーション モジュールは削除されます。このオプションをオフにすると、サードパーティ提供の PCIe MAC に必要な TX および RX イコライゼーション モジュールが有効になります。サードパーティ提供の PCIe MAC を使用する場合は、このオプションをオフにして、必要な TX および RX イコライゼーション モジュールを有効にしてください。
[Form factor driven insertion loss adjustment]
ナイキスト周波数でのトランスミッターからレシーバーの挿入損失をフォーム ファクターの選択に従って示します。メニューで [Chip to Chip]、[Add-in Card]、[Backplane] の 3 つから選択でき、挿入損失はそれぞれ 5dB、15dB、20dB となります。[Chip to Chip] を選択した場合は、内部で GT が LPM モードに設定され、それ以外の場合は DFE に設定されます。
[Receiver Detect]
レシーバー検出のタイプを [Default] または [Falling Edge] から選択します。 詳細は、 『Versal ACAP GTY および GTYP トランシーバー アーキテクチャ マニュアル』 (AM002) を参照してください。
[ASPM Support Option]
選択可能なオプションは [No_ASPM]、[L0s Supported]、および [L1 Supported] です。MAC でサポートされるのと同じオプションを選択してください。ASPM L0s は、Gen1 および Gen2 構成の場合のみ有効です。