| ポート名 | 幅 | I/O | クロック ドメイン | 説明 |
|---|---|---|---|---|
| phy_txdata[63:0] | 64 | 入力 | pclk | パラレル データ入力。ビット [63:32] は Gen4 専用で、Gen1、Gen2、および Gen3 では無視します。ビット [31:16] は Gen3 専用で、Gen1 および Gen2 では無視します。レーンごとの信号。 |
| phy_txdatak[1:0] | 2 | 入力 | pclk | TXDATA が制御かデータかを示します。Gen1 および Gen2 専用。レーンごとの信号。
|
| phy_txdata_valid | 1 | 入力 | pclk | この信号を使用し、MAC は PHY に対して PCLK の 1 サイクル間 TXDATA を無視するよう要求します。この信号がロジック High の場合、PHY は TXDATA を使用します。この信号がロジック Low の場合、PHY は PCLK の 1 サイクル間、TXDATA を使用しません。Gen3 および Gen4 専用。レーンごとの信号。 |
| phy_txstart_block | 1 | 入力 | pclk | この信号を使用して、MAC は 128b ブロックの開始バイトを PHY に通知します。128b ブロックの開始バイトは、常に TXDATA のビット [0] から始まる必要があります。Gen3 および Gen4 専用。レーンごとの信号。 |
| phy_txsync_header[1:0] | 2 | 入力 | pclk |
PHY が次の 130b ブロックを使用するための同期ヘッダー。txstart_block がアサートされると、PHY はこの値を読み出します。Gen3 および Gen4 専用。レーンごとの信号。 |
| phy_tx[p/n] | 1 | 出力 | シリアル | 差動トランスミッター出力。レーンごとの信号。 |