アプリケーション - 1.0 日本語

Versal ACAP PHY for PCI Express v1.0 LogiCORE IP 製品ガイド (PG345)

Document ID
PG345
Release Date
2022-04-26
Version
1.0 日本語

次の表に、ライン レートごとにサポートされるデフォルトの推奨機能をまとめます。

表 1. デフォルトでサポートされる機能
機能 Gen1 Gen2 Gen3 Gen4
ライン レート 2.5GT/s 5GT/s 8GT/s 16GT/s
PCLK 周波数 125MHz 250MHz    
2 バイト データ幅    
4 バイト データ幅      
8 バイト データ幅      
CPLL      
QPLL1   あり 1  
QPLL0      
LPM/DFE モード DFE 2
クロック コレクション付き RX エラスティック バッファー
8B/10B エンコーダーおよびデコーダー    
128B/130B エンコーダーおよびデコーダー    
N_FTS 255 255 255 255
UltraScale デバイスの GT サポート GTH GTH GTH N/A
UltraScale+ デバイスの GT サポート GTH/GTY GTH/GTY GTH/GTY GTH/GTY
  1. Gen2 スピードの場合、[Customize IP] ダイアログ ボックスの [PLL Type] のデフォルトは [QPLL1] で、[CPLL] または [QPLL1] を選択できます。低速方向へのトレーニングの場合、選択した PLL がその後も有効になります。
  2. デフォルトでは、DFE が有効です。この値は、[Customize IP] ダイアログ ボックスの [Form factor driven insertion loss adjustment] で変更できます。詳細は、[Advanced Settings] タブを参照してください。
  3. Gen4 として構成するには、-2、-2L、または -3 スピード グレードの UltraScale+ デバイスが必要です。