ここで定義する Gen3/Gen4 TX および RX イコライゼーションは、PIPE 仕様の定義とは異なります。サードパーティの PCIe コントローラーを使用する場合は、この文書で説明するカスタム方式の Gen3/Gen4 イコライゼーションを使用する必要があります。 詳細は、イコライゼーション シーケンスを参照してください。
| 名前 | 幅 | I/O | クロック ドメイン | 説明 | |||||||||||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| phy_txeq_ctrl[1:0] | 2 | 入力 | pclk | TX イコライゼーション制御。txeq_done = 1b を検出した場合、設定を 00b に戻す必要があります。
Gen3 および Gen4 専用。レーンごとの信号。
|
|||||||||||||||||||||||||||||||||||||||
| phy_txeq_preset[3:0] | 4 | 入力 | pclk | txeq_ctrl = 01b の場合、TX イコライゼーションを定義済みプリセットのいずれか 1 つに設定します。プリセットを変更するには、txeq_ctrl を使用する必要があります。それ以外の場合はデフォルトのプリセット 0100b が使用されます。
Gen3 および Gen4 専用。レーンごとの信号。
|
|||||||||||||||||||||||||||||||||||||||
| phy_txeq_coeff[5:0] | 6 | 入力 | pclk | txeq_control = 10b の場合、TX イコライゼーションをカスタム係数に設定します。18 ビットの新しい TX 係数をレジスタに取り込むには、連続 3 サイクルの pclk が必要です。
|
|||||||||||||||||||||||||||||||||||||||
| phy_txeq_fs[5:0] | 6 | 出力 | pclk | TX ドライバーの全振幅を示します。TX ドライバーの特性に基づく固定値です。 Gen3 および Gen4 専用。 | |||||||||||||||||||||||||||||||||||||||
| phy_txeq_lf[5:0] | 6 | 出力 | pclk | TX ドライバーの低周波数を示します。TX ドライバーの特性に基づく固定値です。 Gen3 および Gen4 専用。 | |||||||||||||||||||||||||||||||||||||||
| phy_txeq_new_coeff[17:0] | 18 | 出力 | pclk | 現在の TX イコライゼーション係数のステータスを示します。
Gen3 および Gen4 専用。レーンごとの信号。
|
|||||||||||||||||||||||||||||||||||||||
| phy_txeq_done | 1 | 出力 | pclk | このポートは、TX イコライゼーションが完了すると High になります。txeq_control に対する 1 サイクルの完了ステータス信号。
Gen3 および Gen4 専用。レーンごとの信号。
|
|||||||||||||||||||||||||||||||||||||||
| dbg_phy_txeq_fsm | 3 | 出力 | pclk | TX EQ の FSM ステートを通知します。 FSM_IDLE = 3'd0 FSM_PRESET = 3'd1 FSM_COEFF = 3'd2 FSM_REMAP = 3'd3 FSM_QUERY = 3'd4 FSM_DONE = 3'd5 |
|||||||||||||||||||||||||||||||||||||||