ザイリンクス PCIe MAC 用の各種ポート - 1.0 日本語

Versal ACAP PHY for PCI Express v1.0 LogiCORE IP 製品ガイド (PG345)

Document ID
PG345
Release Date
2022-04-26
Version
1.0 日本語
表 1. ザイリンクス PCIe MAC 用の各種ポート
名称 方向 クロック ドメイン 説明
pcie_ltssm_state 6 入力 pclk PCIe リンク トレーニングおよびステータス ステート マシン。リンクごとの信号。
pcie_link_reach_target 1 入力 pclk 現在のリンクのリーチ長ターゲットを示します。リンクごとの信号。
  • 1’b0: ショート リーチ
  • 1’b1: ロング リーチ
  1. APB 関連の信号については、 『Versal ACAP Transceivers Wizard LogiCORE IP 製品ガイド』 (PG331) を参照してください。