次に示す表では、PCIe PHY IP でサポートされる PIPE 信号について説明します。詳細は、PIPE 仕様を参照してください。このセクションで説明する信号は、シングル レーン アプリケーションに基づいています。信号には、レーンごとの信号とデザインごとの信号があります。特に記載のない場合、デフォルトはデザインごとの信号です。デザインごとの信号とは、1 つの信号ですべてのレーン (Lane0 ～ N-1) を制御するものをいいます。
PCIe PHY IP のレーンごとの信号の形式は、{LaneN-1[Width-1:0], …Lane1 [Width-1:0], Lane0[Width-1:0]} です。