ILKNF IP には、統合 IP の APB3 インターフェイスへのアクセスを可能にするソフト ロジック 32 ビット AXI4-Lite インターフェイス ブロックがあります。この AXI4-Lite インターフェイスを介して、内部コンフィギュレーション レジスタにアクセスできます。AXI4-Lite インターフェイスの詳細は、
『AXI to APB Bridge LogiCORE IP 製品ガイド (PG073) を参照してください。
| ポート名 | I/O | 説明 |
|---|---|---|
| s_axi_aclk | I | このクロックは、AXI4-Lite ブリッジ ソフト ロジックと ILKNF APB3 ポート クロックの両方に使用されます。 注記: ILKNF が機能するには、s_axi_clk が必要です。このクロックが中断された場合、ILKNF IP はエラー状態になります。
|
| s_axi_areset | I | AXI4-Lite ポートに対するアクティブ High リセット。このリセットをアサートすると、ポートの制御ロジックが変更され、実行中の書き込みまたは読み出しはすべて停止します。このリセットは、下記の例外を除いて、内部コンフィギュレーション レジスタをリセットしません。| |
| s_axi_* | I/O |
詳細は 『AXI to APB Bridge LogiCORE IP 製品ガイド (PG073) および 『Vivado Design Suite: AXI リファレンス ガイド』 (UG1037) を参照してください。 |
レジスタ マップの一覧、および各レジスタの詳細は、「レジスタ空間」のセクションを参照してください。