| ポート名 | I/O | 説明 |
|---|---|---|
| gt_reset_all_in[23:0] | I | GT Reset IP へのリセット入力。各ビットは、対応する GT レーン上のデータパスおよび PLL のリセット シーケンスを開始します。TX と RX の両方に適用されます。 |
| gt_reset_tx_datapath_in[23:0] | I | GT Reset IP へのリセット入力。各ビットは、対応する GT レーン上の TX データパスのリセット シーケンスを開始します。 |
| gt_reset_rx_datapath_in[23:0] | I | GT Reset IP へのリセット入力。各ビットは、対応する GT レーン上の RX データパスのリセット シーケンスを開始します。 |
| gt_tx_reset_done_out[23:0] | O | GT Reset IP からの TX リセット完了出力。 |
| gt_rx_reset_done_out[23:0] | O | GT Reset IP からの RX リセット完了出力。 |
次の図に、ILKNF と GT 間のクロックとリセットの接続を示します。
図 1.
ILKNF および GT のクロックおよびリセット アーキテクチャ
