Interlaken の設定値の選択 - 1.2 日本語

FEC 付き Versal ACAP 統合 600G Interlaken サブシステム 製品ガイド (PG371)
Document ID
PG371
Release Date
2023-01-19
Version
1.2 日本語

ILKNF サブシステムの設定値は、次の表に従って選択します。

表 1. Interlaken の設定値
ctl_core_mode[1:0] SerDes I/F モード (ビット) 1 サポートされるギヤボックス モード 2 内部バス幅 (ビット) AXI 幅 (ビット) SerDes レート (Gb/s) 最大レーン数
2'b00 40 67/40 512 512 12.5 12
40 67/40 512 512 25.781 8
512 6
768 8
768 10
1024 10
768 12
1024 12
80a 67/40 512 512 28.21 8
512 6
768 8
768 10
1024 10
768 12
1024 12
80 130/130 (FEC) 134/80 512 512 53.125 4
768 4
768 6
1024 6
160a 130/130 (FEC) 134/80 512 512 56.42 4
768 4
768 6
1024 6
2'b01 40 67/40 512 768 12.5 18
768 24
1024 24
2'b10 40 67/40 1024 1024 25.781 16
1536 16
1536 18
2048 18
1536 24
2048 24
80a 67/40 1024 1024 28.21 16
1536 16
1536 18
2048 18
1536 24
2048 24
2'b11 80 130/130 (FEC) 134/80 1024 1024 53.125 8
1536 8
1536 10
2048 10
1536 12
2048 12
160a 130/130 (FEC) 134/80 1024 1024 56.42 8
1536 8
1536 10
2048 10
1536 12
2048 12
  1. この列は、CFG_C0_TX_OVERALL_REG レジスタの c0_ctl_tx_serdes_intf_mode[1:0] フィールドと CFG_C0_RX_OVERALL_REG レジスタの c0_ctl_rx_serdes_intf_mode[1:0] フィールドの値です。これらのコンフィギュレーション制御と CFG_CORE_MODE_REG レジスタの ctl_core_mode[1:0] フィールドを変更する場合は、ハード ブロック全体のどの部分にもトラフィックが流れていないときにのみ実行してください。
  2. この列は、CFG_C0_TX_OVERALL_REG レジスタの c0_ctl_tx_gearbox_mode[1:0] フィールドと CFG_C0_RX_OVERALL_REG レジスタの c0_ctl_rx_gearbox_mode[1:0] フィールドの値です。これらのコンフィギュレーション制御と CFG_CORE_MODE_REG レジスタの ctl_core_mode[1:0] フィールドを変更する場合は、ハード ブロック全体のどの部分にもトラフィックが流れていないときにのみ実行してください。
注記: 設定値の変更後は、リセットが必要です。