シミュレーションの高速化 - 1.2 日本語

FEC 付き Versal ACAP 統合 600G Interlaken サブシステム 製品ガイド (PG371)

Document ID
PG371
Release Date
2023-01-19
Version
1.2 日本語

コアのアライメント、FEC のアライメント、およびパケット ジェネレーターのセグメント バッファー初期化プロセスのため、シミュレーションには長時間を要することがあります。SIM_SPEED_UP 指示子を使用して、(FEC を使用する構成で) TX および RX Interlaken FEC フレーム長を短くし、パケット ジェネレーターの各セグメント バッファーの 8 つのエントリのみを初期化することにより、シミュレーション時間を短縮できます。

注記: SIM_SPEED_UP を使用すると、Interlaken FEC フレーム長 (アライメント マーカー間の FEC コードワード数) は、4,096 バイトから 92 バイトに変更されます。

テストベンチは、(ハードウェア上で同じプロセスが実行されるため) すべてのセグメントのすべての RAM セルに書き込んでパケット スケジューリング データを初期化します。ただし、これにはシミュレーション中に時間がかかります。AXI4-Lite バスを介した RAM セルの初期化時間を短縮するために、テストベンチは、シミュレーションの開始時に別の方法でメモリを強制的に初期化できます。この手順を有効にするには、テストベンチ パラメーター force_ram_init を 1 に設定します。