バスを構成するセグメントの総数は、(CFG_C0_TX_OVERALL_REG レジスタの c0_ctl_tx_axis_width[2:0] レジスタ フィールドと CFG_C0_RX_OVERALL_REG レジスタの c0_ctl_rx_axis_width[2:0] レジスタ フィールドの値で設定される) バスの幅を、128 (セグメントのサイズ) で割ることによって計算されます。
2048 ビット AXI4-Stream バスの場合、128 ビット セグメントの順序は 0 から 15 までです。128 ビット転送は、最初にセグメント 0、2 番目にセグメント 1 で実行されます (以下同様)。セグメント AXI4-Stream バス上でデータが転送される各 c0_axi_clk クロック サイクルの間、セグメント 0 がアクティブになっている必要があります。セグメント バスは、入力データの最初のビットがセグメント 0 の MSB に配置されるようにアラインされます。