トランシーバー (SerDes) インターフェイス - 1.2 日本語

FEC 付き Versal ACAP 統合 600G Interlaken サブシステム 製品ガイド (PG371)

Document ID
PG371
Release Date
2023-01-19
Version
1.2 日本語

ILKNF トランシーバー インターフェイスと GT トランシーバー間のクロックとデータの接続は、選択した GT 技術と設定した動作モードによって異なります。このセクションでは、ILKNF トランシーバーと GT トランシーバー間の接続について説明します。

注記: この表で、<N> は SerDes データ バス番号 (0 ~ 23) を表します。
表 1. トランシーバー インターフェイス信号の説明
ポート名 クロック ドメイン I/O 説明
tx_serdes_data<N>[79:0] tx_serdes_clk[0] / tx_alt_serdes_clk[0] O Interlaken モードの場合、このポートがシリアル トランシーバーへのデータ バスです。
tx_fec0_slice0_dout_start tx_serdes_clk[0] / tx_alt_serdes_clk[0] O ILKN+FEC モードに設定されている場合、tx_serdes_data0 上のコードワードの開始を示します。
tx_fec1_slice0_dout_start tx_serdes_clk[0] / tx_alt_serdes_clk[0] O ILKN+FEC モードに設定されている場合、tx_serdes_data2 (c0_ctl_tx_serdes_intf_mode[0] = 1) または tx_serdes_data4 (c0_ctl_tx_serdes_intf_mode[1] = 1) 上のコードワードの開始を示します。
tx_fec2_slice0_dout_start tx_serdes_clk[0] / tx_alt_serdes_clk[0] O ILKN+FEC モードに設定されている場合、tx_serdes_data4 (c0_ctl_tx_serdes_intf_mode[0] = 1) または tx_serdes_data8 (c0_ctl_tx_serdes_intf_mode[1] = 1) 上のコードワードの開始を示します。
tx_fec3_slice0_dout_start tx_serdes_clk[0] / tx_alt_serdes_clk[0] O ILKN+FEC モードに設定されている場合、tx_serdes_data6 (c0_ctl_tx_serdes_intf_mode[0] = 1) または tx_serdes_data12 (c0_ctl_tx_serdes_intf_mode[1] = 1) 上のコードワードの開始を示します。
tx_fec4_slice0_dout_start tx_serdes_clk[0] / tx_alt_serdes_clk[0] O ILKN+FEC モードに設定されている場合、tx_serdes_data8 (c0_ctl_tx_serdes_intf_mode[0] = 1) または tx_serdes_data16 (c0_ctl_tx_serdes_intf_mode[1] = 1) 上のコードワードの開始を示します。
tx_fec5_slice0_dout_start tx_serdes_clk[0] / tx_alt_serdes_clk[0] O ILKN+FEC モードに設定されている場合、tx_serdes_data10 (c0_ctl_tx_serdes_intf_mode[0] = 1) または tx_serdes_data20 (c0_ctl_tx_serdes_intf_mode[1] = 1) 上のコードワードの開始を示します。
rx_serdes_data<N>[79:0] rx_serdes_clk[0] / rx_alt_serdes_clk[0] I Interlaken モードの場合、このポートがシリアル トランシーバーからのデータ バスです。