トランシーバー インターフェイスのビット順 (core_mode 0x3) - 1.2 日本語

FEC 付き Versal ACAP 統合 600G Interlaken サブシステム 製品ガイド (PG371)
Document ID
PG371
Release Date
2023-01-19
Version
1.2 日本語

ILKN モード (FEC あり/なし) での動作時に CFG_CORE_MODE_REG レジスタの ctl_core_mode[1:0] フィールドが 0x3 に設定されている場合、すべてのレーンのビット順は次の表に示すようになります。

表 1. TX ILKN のビット順の説明 (core_mode = 0x3)
ILKN レーン 統計用 ILKN レーン ILKN 出力 core_mode 1 = 0x3 intf_mode 2 = 0x3 gearbox_mode 3 = 0x1、0x2 ILKN 出力 core_mode 1 = 0x3 intf_mode 2 = 0x2 gearbox_mode 3 = 0x1、0x2
0 0 tx_serdes_data0[79:0] tx_serdes_data1[79:0] tx_serdes_data0[79:0]
1 1 tx_serdes_data2[79:0] tx_serdes_data3[79:0] tx_serdes_data1[79:0]
2 2 tx_serdes_data4[79:0] tx_serdes_data5[79:0] tx_serdes_data2[79:0]
3 3 tx_serdes_data6[79:0] tx_serdes_data7[79:0] tx_serdes_data3[79:0]
4 4 tx_serdes_data8[79:0] tx_serdes_data9[79:0] tx_serdes_data4[79:0]
5 5 tx_serdes_data10[79:0] tx_serdes_data11[79:0] tx_serdes_data5[79:0]
6 12 tx_serdes_data12[79:0] tx_serdes_data13[79:0] tx_serdes_data6[79:0]
7 13 tx_serdes_data14[79:0] tx_serdes_data15[79:0] tx_serdes_data7[79:0]
8 14 tx_serdes_data16[79:0] tx_serdes_data17[79:0] tx_serdes_data8[79:0]
9 15 tx_serdes_data18[79:0] tx_serdes_data19[79:0] tx_serdes_data9[79:0]
10 16 tx_serdes_data20[79:0] tx_serdes_data21[79:0] tx_serdes_data10[79:0]
11 17 tx_serdes_data22[79:0] tx_serdes_data23[79:0] tx_serdes_data11[79:0]
  1. core_mode は ctl_core_mode[1:0] の値です。
  2. intf_mode は c0_ctl_tx_serdes_intf_mode[1:0] の値です。
  3. gearbox_mode は c0_ctl_tx_gearbox_mode[1:0] の値です。
表 2. RX ILKN のビット順の説明 (core_mode = 0x3)
ILKN レーン 統計用 ILKN レーン ILKN 出力 core_mode 1 = 0x3 intf_mode 2 = 0x3 gearbox_mode 3 = 0x1、0x2 ILKN 出力 4 core_mode 1 = 0x3 intf_mode 2 = 0x2 gearbox_mode 3 = 0x1、0x2 ILKN 出力 5 core_mode 1 = 0x3 intf_mode 2 = 0x2 gearbox_mode 3 = 0x1、0x2
0 0 rx_serdes_data0[79:0] rx_serdes_data1[79:0] rx_serdes_data0[79:0] rx_serdes_data0[79:0]
1 1 rx_serdes_data2[79:0] rx_serdes_data3[79:0] rx_serdes_data1[79:0] rx_serdes_data1[79:0]
2 2 rx_serdes_data4[79:0] rx_serdes_data5[79:0] rx_serdes_data2[79:0] rx_serdes_data2[79:0]
3 3 rx_serdes_data6[79:0] rx_serdes_data7[79:0] rx_serdes_data3[79:0] rx_serdes_data3[79:0]
4 4 rx_serdes_data8[79:0] rx_serdes_data9[79:0] rx_serdes_data4[79:0] rx_serdes_data4[79:0]
5 5 rx_serdes_data10[79:0] rx_serdes_data11[79:0] rx_serdes_data5[79:0] rx_serdes_data5[79:0]
6 12 rx_serdes_data12[79:0] rx_serdes_data13[79:0] rx_serdes_data12[79:0] rx_serdes_data6[79:0]
7 13 rx_serdes_data14[79:0] rx_serdes_data15[79:0] rx_serdes_data13[79:0] rx_serdes_data7[79:0]
8 14 rx_serdes_data16[79:0] rx_serdes_data17[79:0] rx_serdes_data14[79:0] rx_serdes_data8[79:0]
9 15 rx_serdes_data18[79:0] rx_serdes_data19[79:0] rx_serdes_data15[79:0] rx_serdes_data9[79:0]
10 16 rx_serdes_data20[79:0] rx_serdes_data21[79:0] rx_serdes_data16[79:0] rx_serdes_data10[79:0]
11 17 rx_serdes_data22[79:0] rx_serdes_data23[79:0] rx_serdes_data17[79:0] rx_serdes_data11[79:0]
  1. core_mode は ctl_core_mode[1:0] の値です。
  2. intf_mode は c0_ctl_rx_serdes_intf_mode[1:0] の値です。
  3. gearbox_mode は c0_ctl_rx_gearbox_mode[1:0] の値です。
  4. この列は ILKNF ハード マクロの出力を表します。
  5. この列はハード マクロの外部のプログラマブル ロジックを考慮に入れています。
注記: 上記の RX ビット順の表には、同じ構成を示す 2 つの列があります。この構成で ILKN ハード マクロが想定するデータは、TX パス用ポートとの対称性がないポートを使用します。プログラマブル ロジックは、TX パスとの対称性の確保に使用されます。