ILKNF のリセット構造は、SerDes、コア ロジック、および共通 AXI4-Lite リセット用のアクティブ High のリセット信号で構成されます。すべてのリセットは非同期入力であり、内部で適切なクロック ドメインに同期します。アサートされた場合、リセットは少なくとも 24 ns または関連するクロックのサイクル時間の 8 倍保持される必要があります。ピン レベルのリセット以外に、ILKNF サブシステムは、AXI4-Lite でアクセス可能なポートごとのリセット レジスタによってソフトウェア リセットが可能です。