リセット ポートの説明 - 1.2 日本語

FEC 付き Versal ACAP 統合 600G Interlaken サブシステム 製品ガイド (PG371)

Document ID
PG371
Release Date
2023-01-19
Version
1.2 日本語

次の表に、ILKNF リセット ピンと、CFG_C0_RESET_REG、CFG_TX_SERDES_RESET_REG、および CFG_RX_SERDES_RESET_REG レジスタ内の対応するソフト リセットを示します。

表 1. リセット ポートの説明
ILKNF リセット ピン 関連する CFG_C0_RESET_REG、CFG_TX_SERDES_RESET_REG、CFG_RX_SERDES_RESET_REG ビット 説明
c0_tx_reset c0_tx_reset ILKNF サブシステムの TX リセット。
c0_rx_reset c0_rx_reset ILKNF サブシステムの RX リセット。
tx_serdes_reset[5:0] tx_serdes_reset[5:0] Interlaken レーン ロジックの TX リセット。FEC 専用モードでは、この信号は FEC エンコーダーをリセットします。
rx_serdes_reset[5:0] rx_serdes_reset[5:0] Interlaken レーン ロジックの RX リセット。FEC 専用モードでは、この信号は FEC デコーダーをリセットします。
apb3_preset   AXI4-Lite ポート ロジックおよびステータス レジスタをリセットします。