レジスタ マップ - 1.2 日本語

FEC 付き Versal ACAP 統合 600G Interlaken サブシステム 製品ガイド (PG371)

Document ID
PG371
Release Date
2023-01-19
Version
1.2 日本語

次に示すレジスタを使用して、GT と ILKNF の統計カウンター、ステータス信号、および制御信号にアクセスできます。個々のビットまたはレジスタは、次のように分類されます。

  • ステータス: これらのビットは、リセットまたは読み出し後に HIGH に設定されます。これらのビットが LOW の場合は、そのビットの最後の読み出しまたはリセット以降に少なくとも 1 回、対応する信号が LOW になっています。これらのレジスタは読み出し専用であり、信号の現在値を取得するには 2 回読み出す必要があります。
  • エラー: これらのビットは、リセットまたは読み出し後にクリアされます。これらのビットが HIGH の場合は、そのビットの最後の読み出しまたはリセット以降に少なくとも 1 回、対応するエラーがアサートされています。これらのレジスタは読み出し専用であり、信号の現在値を取得するには 2 回読み出す必要があります。
  • 統計: これらのレジスタは、アキュムレータに接続されます。PM ティック信号がアサートされると、累積値がレジスタに読み込まれ、アキュムレータはリセットされます。これらのレジスタは読み出し専用です。
  • 制御: これらのビットに書き込まれた値は、対応する制御信号上で駆動されます。
次に示すレジスタには、AXI4-Lite インターフェイスを介してアクセスできます。
表 1. リセット ティック レジスタ (0x0000)
ビット アクセス 説明
31-4 未使用 未使用
3 WO c0_axi_clock ドメインのすべての内部レジスタおよびカウンターをリセットします。
2 WO rx_alt_serdes_clock ドメインのすべての内部レジスタおよびカウンターをリセットします。
1 WO rx_alt_serdes_clock ドメインのカウンターの PM ティック
0 WO c0_axi_clock ドメインのカウンターの PM ティック
表 2. GT_RESET_ALL レジスタ (0x0004)
ビット タイプ アクセス 説明
31-24 未使用 RO 未使用
23-0 制御 R/W 各ビットは、対応するレーン上の GT リセット コントローラーに対するリセット信号を表します。コアの gt_reset_all 入力に接続します。
表 3. GT_RESET_RX_DATAPATH レジスタ (0x0008)
ビット タイプ アクセス 説明
31-24 未使用 RO 未使用
23:0 制御 R/W コアの gt_reset_rx_datapath_in 入力を駆動します。
表 4. GT_RESET_TX_DATAPATH レジスタ (0x000C)
ビット タイプ アクセス 説明
31-24 未使用 RO 未使用
23:0 制御 R/W コアの gt_reset_tx_datapath_in 入力を駆動します。
表 5. GT_TX_RESETDONE レジスタ (0x0010)
ビット タイプ アクセス 説明
31-24 未使用 RO 未使用
23:0 ステータス RO コアの gt_tx_reset_done_out 出力に接続されます。
表 6. GT_RX_RESETDONE レジスタ (0x0014)
ビット タイプ アクセス 説明
31-24 未使用 RO 未使用
23:0 ステータス RO コアの gt_rx_reset_done_out 出力に接続されます。
表 7. GT 制御レジスタ
ビット タイプ アクセス 説明
31:24 未使用 RO  
23:17 制御 R/W 接続されているすべての GT チャネルの TX ポスト カーソル ピンを駆動します。
16:11 制御 R/W 接続されているすべての GT チャネルの TX プリ カーソル ピンを駆動します。
11:4 制御 R/W 接続されているすべての GT チャネルの TX メイン カーソル ピンを駆動します。
3 制御 R/W 接続されているすべての GT チャネルの RX CDR ホールド ピンを駆動します。
2:0 制御 R/W 接続されているすべての GT チャネルのループ バック モードを設定します。
表 8. CTL_RX_FORCE_RESYNC レジスタ (0x0018)
ビット タイプ アクセス 説明
31-1 未使用 RO 未使用
0 制御 R/W コアの c0_ctl_rx_force_resync 入力を駆動します。
表 9. CTL_TX_DIAGWORD_INTFSTAT レジスタ (0x001C)
ビット タイプ アクセス 説明
31-1 未使用 RO 未使用
0 制御 R/W コアの c0_ctl_tx_diagword_intfstat 入力を駆動します。
表 10. CTL_TX_DIAGWORD_LANESTAT レジスタ (0x0020)
ビット タイプ アクセス 説明
31-24 未使用 RO 未使用
23-0 制御 R/W コアの ctl_tx_diagword_lanestat 入力を駆動します。
表 11. CTL_TX_ENABLE レジスタ (0x0024)
ビット タイプ アクセス 説明
31-1 未使用 RO 未使用
0 制御 R/W コアの c0_ctl_tx_enable 入力を駆動します。
表 12. CTL_TX_FC_STAT レジスタ (0x0028-0x0044)
ビット タイプ アクセス 説明
31-0 制御 R/W 255 ビットの信号 c0_ctl_tx_fc_stat は、8 つの 32 ビット レジスタ (0 ~ 7) によって駆動されます。レジスタ 0 はビット 31 ~ 0 を駆動し、レジスタ 1 はビット 63 ~ 32 を駆動します (以下同様)。
表 13. CTL_TX_MUBITS レジスタ (0x0048)
ビット タイプ アクセス 説明
31-8 未使用 RO 未使用
7-0 制御 R/W コアの c0_ctl_tx_mubits 入力を駆動します。
表 14. TX STATUS レジスタ (0x004C)
ビット タイプ アクセス 説明
31-5 未使用 RO 未使用
4 エラー RO コアの c0_stat_tx_fifo1_oflow_err 出力に接続されます。
3 エラー RO コアの c0_stat_tx_fifo1_uflow_err 出力に接続されます。
2 エラー RO コアの c0_stat_tx_fifo2_uflow_err 出力に接続されます。
1 エラー RO コアの c0_stat_tx_overflow_err 出力に接続されます。
0 エラー RO コアの c0_stat_tx_underflow_err 出力に接続されます。
表 15. RX STATUS レジスタ (0x0050)
ビット タイプ アクセス 説明
31-5 未使用 RO 未使用
4 エラー RO コアの c0_stat_rx_burstmax_err 出力に接続されます。
3 エラー RO コアの c0_stat_rx_overflow_err 出力に接続されます。
2 エラー RO コアの c0_stat_rx_misaligned 出力に接続されます。
1 エラー RO コアの c0_stat_rx_aligned_err 出力に接続されます。
0 ステータス RO コアの c0_stat_rx_aligned 出力に接続されます。
表 16. RX_SYNCED レジスタ (0x0054)
ビット タイプ アクセス 説明
31-24 未使用 RO 未使用
23-0 ステータス RO コアの stat_rx_synced 出力に接続されます。
表 17. RX_SYNCED エラー レジスタ (0x0058)
ビット タイプ アクセス 説明
31-24 未使用 RO 未使用
23-0 エラー RO コアの stat_rx_synced_err 出力に接続されます。
表 18. RX_WORD_SYNC レジスタ (0x005C)
ビット タイプ アクセス 説明
31-24 未使用 RO 未使用
23-0 ステータス RO コアの stat_rx_word_sync 出力に接続されます。
表 19. RX_DIAGWORD_LANESTAT レジスタ (0x0060)
ビット タイプ アクセス 説明
31-24 未使用 RO 未使用
23-0 ステータス RO レーンごとに stat_rx_crc32_valid で有効にされる stat_rx_diagword_lanestat のステータス レジスタ
表 20. RX_DIAGWORD_INTFSTAT レジスタ (0x0064)
ビット タイプ アクセス 説明
31-24 未使用 RO 未使用
23-0 ステータス RO レーンごとに stat_rx_crc32_valid で有効にされる stat_rx_diagword_intfstat のステータス レジスタ
表 21. RX_MUBITS レジスタ (0x0064)
ビット タイプ アクセス 説明
31-24 未使用 RO 未使用
23-0 ステータス RO c0_stat_rx_mubits_updated で有効にされる c0_stat_rx_mubits のステータス レジスタ
表 22. RX_DESCRAM_ERR レジスタ (0x0064)
ビット タイプ アクセス 説明
31-24 未使用 RO 未使用
23-0 エラー RO コアの stat_rx_descram_err 出力に接続されます。
表 23. RX_BAD_TYPE_ERR レーン N レジスタ (0x0070-0x00CC)
ビット タイプ アクセス 説明
31-0 統計 RO レーン N での Bad タイプのエラー (stat_rx_bad_type_err) の発生回数をカウントします。レジスタの数はレーンの数によって決まります。
表 24. RX_CRC32_ERR レーン N レジスタ (0x00D0-0x012C)
ビット タイプ アクセス 説明
31-0 統計 RO レーン N での CRC32 エラー (stat_rx_crc32_err) の発生回数をカウントします。レジスタの数はレーンの数によって決まります。
表 25. RX_FRAMING_ERR レーン N レジスタ (0x0130-0x018C)
ビット タイプ アクセス 説明
31-0 統計 RO レーン N でのフレーミング エラー (stat_rx_framing_err) の発生回数をカウントします。レジスタの数はレーンの本数によって決まります。
表 26. RX_BURST_ERR レジスタ (0x0190)
ビット タイプ アクセス 説明
31-0 統計 RO RX バースト エラー (stat_rx_burst_err) の発生回数をカウントします。
表 27. RX エラー レジスタ (0x0194)
ビット タイプ アクセス 説明
31-0 統計 RO RX エラー (stat_rx_err) の発生回数をカウントします。
表 28. RX MEOP エラー レジスタ (0x0198)
ビット タイプ アクセス 説明
31-0 統計 RO RX Missing EOP エラー (c0_stat_rx_meop_err) の発生回数をカウントします。
表 29. RX MSOP エラー レジスタ (0x019C)
ビット タイプ アクセス 説明
31-0 統計 RO RX Missing SOP エラー (c0_stat_rx_msop_err) の発生回数をカウントします。
表 30. TX バースト エラー レジスタ (0x01A0)
ビット タイプ アクセス 説明
31-0 統計 RO TX バースト エラー (c0_stat_tx_burst_err) の発生回数をカウントします。
表 31. STAT_RX_FC_STAT レジスタ (0x01A4-0x01C0)
ビット タイプ アクセス 説明
31-0 なし RO このレジスタを 8 個組み合わせて、コアの c0_stat_rx_fc_stat[255:0] 出力に接続します。最下位アドレスには、c0_stat_rx_fc_stat[31:0] の値が格納されます。同様に、最上位アドレスには、c0_stat_rx_fc_stat[255:224] の値が格納されます。
表 32. RX FEC ステータス レジスタ 0 ~ 5 (0x01C4、0x020C、0x0254、0x029C、0x02E4、0x032C)
ビット タイプ アクセス 説明
31-5 未使用 RO 使用しない
4-1 ステータス RO FEC インスタンスのアライメント マーカーがロックされているかどうかを示します。
0 ステータス RO FEC インスタンスがアライメントされているかどうかを示します。