AXI4-Lite レジスタを介して利用可能なコンフィギュレーション制御以外に、ILKNF IP は制御専用ポートを備えています。ユーザー ロジックは、AXI4-Lite インターフェイスを経由せずにこれらのポートを直接駆動できます。
次の表に、制御ポートを示します。すべての制御ポートは入力ポートです。
ポート名 | クロック ドメイン | I/O | 説明 |
---|---|---|---|
c0_ctl_tx_enable | c0_axi_clk | I | TX イネーブル。この信号のサンプル値が 1 の場合、データ転送が有効になります。サンプル値が 0 の場合、IDLE制御ワード (およびメタ フレーム ワード) のみが ILKNF サブシステムによって送信されます。データ送信先のレシーバー (別のデバイスのレシーバー) のアライメントが完了してデータ受信準備ができるまで、この入力を 1 に設定しないでください。この条件が満たされない場合、データが失われる可能性があります。この入力は、リンク レベルのフロー制御に使用できます。たとえば、この入力を 0 にすると、データの伝送が停止し、リンク全体が XOFF ステートに移行します。 |
c0_ctl_tx_fc_stat[255:0] | c0_axi_clk | I | TX インバンド フロー制御入力。この信号を使用して、インバンド フロー制御メカニズム内の各カレンダー位置のステータスを設定できます (Interlaken Protocol Definition, Revision 1.2 を参照)。値が 1 の場合は XON、値が 0 の場合は XOFF です。これらのビットは、Interlaken 制御ワードのビット [55:40] で送信されます。c0_ctl_tx_fc_stat の各ビットは、長さ 256 のフロー制御カレンダー内の 1 つのエントリを表します。制御ワードのビット 56 の値が 1 の場合、カレンダーの最初の 16 エントリはビット 55 ~ 40 に出力されます。具体的には、Interlaken 仕様のセクション 5.3.4.1 に示すように、最初の制御ワードのビット 55 は c0_ctl_tx_fc_stat[0] の状態、ビット 54 は c0_ctl_tx_fc_stat[1] の状態、ビット 53 は c0_ctl_tx_fc_stat[2] の状態を反映し、以下同様に続きます。次の制御ワードにはカレンダーの次の 16 エントリが格納され、以下同様に続きます。 |
c0_ctl_tx_mubits[7:0] | c0_axi_clk | I | TX 多目的制御ビット。このバスには、Interlaken 制御の多目的フィールドが含まれます (Interlaken Protocol Definition, Revision 1.2 を参照)。このバスの値は、Interlaken 制御ワードのビット [31:24] で送信されます (c0_ctl_tx_chan_ext=2'h0 の場合)。このバスの機能を定義する必要があります。バスを使用しない場合は、すべてのビットを 0 に設定します。チャネル拡張を使用する場合、送信される mubit は次のようになります。
|
ctl_tx_diagword_lanestat[23:0] | 非同期 | I | レーン ステータス メッセージング入力。このバスは、各レーンの診断ワードのビット 33 を設定します。 |
c0_ctl_tx_diagword_intfstat | 非同期 | I | インターフェイス ステータス メッセージング入力。この信号は、各レーンの診断ワードのビット 32 を設定します。 |
ポート名 | クロック ドメイン | I/O | 説明 |
---|---|---|---|
c0_ctl_rx_force_resync | 非同期 | I | RX 再同期入力。この信号は、ILKNF サブシステムの RX レーン ロジックに対して強制的にリセット、再同期、再アライメントを実行させるために使用します。値が 1 の場合は、強制的にリセットします。値が 0 の場合は、通常動作が許可されます。この入力は、通常は Low にしておき、強制的にアライメントを実行する際にのみパルス (最小でも rx_serdes_clk[0] の 1 サイクルのパルス) するようにします。 |