受信リセット - 1.2 日本語

FEC 付き Versal ACAP 統合 600G Interlaken サブシステム 製品ガイド (PG371)

Document ID
PG371
Release Date
2023-01-19
Version
1.2 日本語
ILKNF サブシステム内の受信リセット信号には、次のものがあります。
c0_rx_reset
ILKNF サブシステムの RX リセット信号。アサートされた場合、この信号は、RX レーン ロジックを含む ILKNF サブシステムのすべての RX パス ロジックをリセットします。内部では、このリセット信号は最初に c0_core_clk に同期します。次に、(ILKNF サブシステムのプロトコル ブロックで使用される) c0_axi_clk、(RX レーン ロジックに使用される) rx_serdes_clk[0]、および rx_alt_serdes_clk[0] に (同時に) 同期します。FEC 専用モードでは、このリセット信号は使用しません。
rx_serdes_reset[5:0]
RX レーンが Interlaken モードに設定されている場合、rx_serdes_reset[0]ILKNF サブシステムの RX レーン ロジックのリセット信号です。トランシーバーの PLL がロックされ、rx_serdes_clk[0] が安定するまで、 rx_serdes_reset[0] 信号をリセット状態に保つ必要があります。内部では、rx_serdes_reset[0] は、rx_serdes_clk[0] および rx_alt_serdes_clk[0] クロックに (同時に) 同期します。このモードでは、rx_serdes_reset[5:1] 信号は使用しません。RX レーンが FEC 専用モードに設定されている場合、rx_serdes_reset[5:0] 信号は、6 つの 100G FEC デコーダーのリセット信号です。100G FEC コアの 2 つの 50G デコーダー スライスは、同じリセット信号を共有します。各 FEC コアのリセット信号は、対応する rx_serdes_clk[5:0] および rx_alt_serdes_clk[5:0] クロックに (同時に) 同期します。