| この DPUCVDX8G IP について | |
|---|---|
| コアの概要 | |
| サポートされるデバイス ファミリ | Versal® AI コア シリーズ |
| サポートされるユーザー インターフェイス | AXI4-Lite、AXI4-Stream、メモリ マップド AXI4 |
| リソース |
リソース使用状況を参照 |
| コアに含まれるもの | |
| デザイン ファイル | 暗号化された RTL と暗号化された AI エンジン カーネル コード |
| サンプル デザイン | Verilog |
| テストベンチ | なし |
| 制約ファイル | ザイリンクス制約ファイル |
| シミュレーション モデル | なし |
| サポートされるソフトウェア ドライバー | PetaLinux に付属 |
| テスト済みデザイン フロー 1 | |
| デザイン入力 | Vitis™ 統合ソフトウェア プラットフォーム |
| シミュレーション | なし |
| 合成 | Vivado® 合成 |
| サポート | |
| ザイリンクス サポート ウェブ ページ | |
|
|