クロッキング - 1.3 日本語

Versal ACAP 向け DPUCVDX8G 製品ガイド (PG389)

Document ID
PG389
Release Date
2023-01-31
Version
1.3 日本語

DPUCVDX8G IP には 3 つのクロック ドメインがあります。

  • s_axi_aclk: レジスタ コンフィギュレーション用。
  • m_axi_aclk: DPUCVDX8G PL コンポーネント内の一般的なロジック制御用。
  • s00_aie_aclk: AI エンジン コンポーネント用。

PL コンポーネントの 2 つの入力クロックは、それぞれ異なる周波数に設定できます。一般的に s_axi_aclk には、タイミング クロージャを優先させるために、低い周波数を設定します。このため、2 つの入力クロックに対応して適切なリセットを設定する必要があります。

s00_aie_aclk は、AI エンジン モジュールの出力クロックです。このクロックは、AI エンジンと NoC 間のデータ転送用として NoC に出力されます。s00_aie_aclk の周波数は、Vitis フローで設定できます。

クロック ドメイン

次の図に、クロック ドメインを示します。

図 1. DPUCVDX8G のクロック ドメイン

s_axi_aclk
s_axi_aclk は、レジスタ コンフィギュレーション モジュールで使用されます。このモジュールは、S_AXI_CONTROL インターフェイスを介して DPUCVDX8G コンフィギュレーションを受け取ります。DPU のコンフィギュレーション レジスタは非常に低速の周波数で更新され、これらレジスタのほとんどはタスク開始時に設定されます。s_axi_aclk の周波数は 150 MHz に設定することを推奨しています。
m_axi_aclk
m_axi_aclk は、レジスタ コンフィギュレーション モジュールを除く PL コンポーネントのほとんどのロジックに使用されます。DPUCVDX8G の PL と NoC 間のデータ転送にも、m_axi_aclk が使用されます。 m_axi_aclkは、すべての AXI4 マスター インターフェイスと PL コンポーネントからの AXI4-Stream インターフェイスに関連するクロックです。推奨される周波数は 333 MHz です。
s00_aie_aclk
s00_aie_aclk (AI エンジン IP の s00_axi_aclk ピンに接続) は、AI エンジン アレイの動作クロックであり、NOC 間インターフェイスです。この周波数は、AI エンジン IP の AI エンジン_CORE_REF_CTRL_FREQMHZ で設定され、AI エンジン IP の aclk0 ピンに接続される m_axi_aclk の周波数の 4 倍、または AI エンジンの最大周波数 (例: VCK190 ボードの XCV1902-2MP デバイスでは 1.25 GHz) に設定する必要があります。 AIE_CORE_REF_CTRL_FREQMHZ の周波数は、Vitis フローで postlink.tcl ファイルを使用して設定できます。